Luận văn Thiết kế bộ chuyển đổi DAC sử dụng bộ điều chế Delta Sigma

Hầu hết các tín hiệu vật lý đều nằm trong thếgiới tương tựbởi vì cuộc sống thực là thếgiới tương tự. Khi đó việc xửlý tín hiệu đều được thực hiện trong miền tương tự.Việc xửlý tín hiệu trong miền tương tự đôi lúc gặp rất nhiều khó khăn. Song song với xửlý tín hiệu tương tự, xửlý và phân tích tín hiệu số ngày càng phát triển dựa trên lý thuyết xửlý tín hiệu số. Vì thếnhiều phương pháp nghiên cứu việc chuyển đổi qua lại từhai miền tín hiệu được đưa ra. Một thiết bị, một hệthống trong thực tếdù lớn hay nhỏchỉhoạt động được khi ta cung cấp điện cho nó. Và khi ngừng cung cấp điện thì nó không hoạt động được. Điều đó chứng tỏmáy móc hoạt động chỉ ởhai mức điện thế. Đó là các mức nhịphân. Kết quảhoạt động của các thiết bị đó để được kiểm tra phải thông qua con người. Việc giao tiếp với con người thì các thiết bị đó phải đưa các mức nhịphân đó ra các tín hiệu tương tự. Hay nói khác hơn ta cần phải có chế độchuyển đổi các mức tín hiệu, tín hiệu sốsang thếgiới thực của con người, tín hiệu tương tự.

pdf83 trang | Chia sẻ: ngtr9097 | Ngày: 12/05/2013 | Lượt xem: 2462 | Lượt tải: 6download
Bạn đang xem nội dung tài liệu Luận văn Thiết kế bộ chuyển đổi DAC sử dụng bộ điều chế Delta Sigma, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
1 Mục Lục 1. Tổng quan ................................................................................................................... 3 1.1. Bộ chuyển đổi Digital to Analog. ........................................................................... 3 1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự. ................................... 5 1.1.2. Thông số của DAC.......................................................................................... 11 1.1.3. Lý thuyết về bộ Delta Sigma. ......................................................................... 13 1.1.4. Integrator. ........................................................................................................ 17 1.1.5. Sample and Hold. ............................................................................................ 19 1.2. Delta Sigma modulator. ........................................................................................ 19 1.2.1. Delta Sigma. .................................................................................................... 19 1.2.2. Bitstream. ........................................................................................................ 21 2. Methodology ............................................................................................................. 21 3. Tools. ........................................................................................................................ 23 3.1. Simulink ................................................................................................................ 23 3.1.1. Khởi động Simulink. ....................................................................................... 24 3.1.2. Sử dụng. .......................................................................................................... 25 3.2. Cadence Design Environment............................................................................... 26 3.2.1. Transistor level schematic. .............................................................................. 28 3.2.2. Symbol creation .............................................................................................. 30 3.2.3. Simulation. ...................................................................................................... 31 3.2.4. Virtuoso Layout Editor. .................................................................................. 34 4. THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE ................................ 37 4.1. Mở đầu .................................................................................................................. 37 4.2. Modulator bậc 1 .................................................................................................... 37 4.3. Thiết kế Digital Delta Sigma Mdulator bậc 1 ....................................................... 39 4.3.1. Thiết kế khối logic ......................................................................................... 40 4.4. Thiết kế bộ analog low pass filter .......................................................................... 64 4.4.1. Operational Amplifier (Op-amp) .................................................................... 64 4.4.2. Integrator ........................................................................................................ 69 4.4.3. Sample and hold ............................................................................................. 74 5. THIẾT KẾ VÀ MÔ PHỎNG TRÊN MATLAB .......................................................... 74 5.1. Chức năng của một số khối sử dụng. ..................................................................... 74 5.1.1. Constant. ......................................................................................................... 74 5.1.2. Scope. .............................................................................................................. 74 5.1.3. Unit delay. ....................................................................................................... 75 5.1.4. Sum. ............................................................................................................... 76 5.1.5. Integrator. ........................................................................................................ 76 5.1.6. Sample and hold. ............................................................................................. 77 5.1.7. Product. ........................................................................................................... 78 5.2. Bộ chuyển đổi DAC sử dụng Delta Sigma. ........................................................... 80 2 Hình ảnh Hình1. 1 Sự tương quan giữa DAC và ADC ...................................................................... 4 Hình1. 2 DAC dùng điện trở có trọng số nhị phân. ............................................................ 6 Hình1. 3 DAC R/2R ladder ................................................................................................. 7 Hình1. 4 DAC với dòng điện ở ngõ ra. ............................................................................... 9 Hình1. 5 Bộ chuyển đổi dòng thành điện thế.................................................................... 10 Hình1. 6 DAC với mạng điện trở hình thang................................................................... 11 Hình1. 7 Bộ Delta Sigma 3 bits ........................................................................................ 14 Hình1. 8 Ngõ ra mạch tích phân tại thời gian t ................................................................ 17 Hình1. 9Mạch tích phân lý tưởng ..................................................................................... 18 Hình 2. 1 Sơ đồ khối của bộ Delta Sigma ......................................................................... 20 Hình 3. 1 Giao diện mới khởi động Simulink ................................................................... 25 Hình 3. 2 Giao diện làm việc ............................................................................................ 26 Hình 3. 3 Flow thiết kế trong Cadence ............................................................................. 27 Hình 3. 4Giao diện làm việc Schematic............................................................................ 29 Hình 3. 5 Giao diện làm việc Symbol ............................................................................... 31 Hình 3. 6 Enviroment trong quá trình mô phỏng .............................................................. 32 Hình 3. 7 Simulator/Directory/Host .................................................................................. 33 Hình 3. 8 Model Libraries ................................................................................................. 33 Hình 3. 9 Selecting the analysis ........................................................................................ 34 Hình 3. 10 Giao diện làm việc Layout .............................................................................. 35 Hình 3. 11 LSW ................................................................................................................ 36 Hình4. 1 Sơ đồ khối bộ converter ..................................................................................... 37 Hình4. 2 Sơ đồ khối của Delta Sigma bậc một ................................................................. 38 Hình4. 3 Sơ đồ Schematic của bộ Delta Sigma 8bit ......................................................... 39 Hình4. 4 Schematic cổng NOT ......................................................................................... 41 Hình4. 5 Symbol cổng NOT ............................................................................................. 41 Hình4. 6 Dạng sóng cổng NOT ........................................................................................ 42 Hình4. 7 Layout cổng NOT .............................................................................................. 42 Hình4. 8 Kết quả check LVS cổng NOT .......................................................................... 43 Hình4. 9 Vtriple của cổng NOT ........................................................................................ 44 Hình4. 10 Schematic cổng NOR ...................................................................................... 45 Hình4. 11 symbol cổng NOR............................................................................................ 45 Hình4. 12 Simulation cổng NOR ...................................................................................... 46 Hình4. 13 Layout cổng NOR ............................................................................................ 46 Hình4. 14 Kết quả check LVS cổng NOR ........................................................................ 47 Hình4. 15 schematic cổng NAND .................................................................................... 48 Hình4. 16 symbol cổng NAND ........................................................................................ 49 Hình4. 17 simulation cổng NAND ................................................................................... 49 Hình4. 18 Layout cổng NAND ......................................................................................... 50 Hình4. 19 Kết quả check LVS của cổng NAND .............................................................. 51 Hình4. 20 Symbol cổng NAND3 ...................................................................................... 52 Hình4. 21 schematic cổng NAND 3 ................................................................................. 53 Hình4. 22 simulation của cổng NAND 3 .......................................................................... 53 3 Hình4. 23 Layout cổng NAND 3 ...................................................................................... 54 Hình4. 24 schematic cổng XOR ....................................................................................... 55 Hình4. 25 symbol cổng XOR............................................................................................ 56 Hình4. 26 simulation cổng XOR ...................................................................................... 56 Hình4. 27 Layout cổng Xor .............................................................................................. 57 Hình4. 28 kết quả check LVS ........................................................................................... 57 Hình4. 29 Giản đồ Karnough của Full Adder ................................................................... 58 Hình4. 30 Schematic của mạch Full-Adder ...................................................................... 59 Hình4. 31 Symbol của mạch Full-Adder .......................................................................... 59 Hình4. 32 simulation mạch Full-Adder ............................................................................ 60 Hình4. 33 Layout mạch Full-Adder .................................................................................. 60 Hình4. 34 LVS mạch Full-Adder...................................................................................... 61 Hình4. 35 Schematic mạch Full-Adder 10bits .................................................................. 61 Hình4. 36 Symbol của Flip-Flop D................................................................................... 62 Hình4. 37 Schematic của Flip-FlopD ............................................................................... 63 Hình4. 38 Simulation của Flip-Flop D ............................................................................. 63 Hình4. 39 Sơ đồ khối OpAmp hai tầng ............................................................................ 64 Hình4. 40 Schematic của OpAmp hai tầng ....................................................................... 65 Hình4. 41 Symbol của OpAmp. ........................................................................................ 66 Hình4. 42 Mạch khuếch đại đảo dấu ................................................................................ 66 Hình4. 43 Simulation mạch khuếch đại đảo dấu .............................................................. 67 Hình4. 44 Schematic mạch khuếch đại không đảo dấu .................................................... 68 Hình4. 45 Simulation mạch khuếch đại không đảo dấu ................................................... 69 Hình4. 46 Mạch tích phân ................................................................................................. 69 Hình4. 47 Mạch tích phân sử dụng điện trở hồi tiếp song song với tụ C .................... 70 Hình4. 48 Schematic mạch Integrator .............................................................................. 71 Hình4. 49 Kết quả mô phỏng ............................................................................................ 72 Hình4. 50 Schematic mạch Integrator kết hợp mạch khuếch đại đảo............................... 73 Hình4. 51 Kết quả mô phỏng ............................................................................................ 73 Hình 5. 1 Khối constant .................................................................................................... 74 1. Tổng quan 1.1. Bộ chuyển đổi Digital to Analog. Hầu hết các tín hiệu vật lý đều nằm trong thế giới tương tự bởi vì cuộc sống thực là thế giới tương tự. Khi đó việc xử lý tín hiệu đều được thực hiện trong miền tương tự.Việc xử lý tín hiệu trong miền tương tự đôi lúc gặp rất nhiều khó khăn. Song song với xử lý tín hiệu tương tự, xử lý và phân tích tín hiệu số 4 ngày càng phát triển dựa trên lý thuyết xử lý tín hiệu số. Vì thế nhiều phương pháp nghiên cứu việc chuyển đổi qua lại từ hai miền tín hiệu được đưa ra. Một thiết bị, một hệ thống trong thực tế dù lớn hay nhỏ chỉ hoạt động được khi ta cung cấp điện cho nó. Và khi ngừng cung cấp điện thì nó không hoạt động được. Điều đó chứng tỏ máy móc hoạt động chỉ ở hai mức điện thế. Đó là các mức nhị phân. Kết quả hoạt động của các thiết bị đó để được kiểm tra phải thông qua con người. Việc giao tiếp với con người thì các thiết bị đó phải đưa các mức nhị phân đó ra các tín hiệu tương tự. Hay nói khác hơn ta cần phải có chế độ chuyển đổi các mức tín hiệu, tín hiệu số sang thế giới thực của con người, tín hiệu tương tự. Hình1. 1 Sự tương quan giữa DAC và ADC Bộ chuyển đổi tín hiệu từ số sang tương tự (DAC hoặc D-to-C) là thiết bị chuyển đổi từ tín hiệu số (thường là số nhị phân) sang tín hiệu tương tự(dòng, thế hoặc điện tích). Bộ chuyển đổi DAC là chuyển đổi nhanh giữa thế giới số và tín hiệu thực tế ở dạng tương tự. Phương pháp chuyển đổi đơn giản nhất là cách sử dụng các thành phần như: điện trở, tụ điện, nguồn dòng, nguồn thế cho các bộ chuyển đổi DAC. Bộ chuyển đổi Sigma delta có độ lợi cao được sử dụng phổ biến trong các ứng dụng chuyển đổi số sang tương tự hoặc ngược lại là tương tự sang số, 5 được giới thiệu hơn 4 thập kỉ trước. Phương pháp chuyển đổi delta sigma DAC dựa trên nguyên tắc giải quyết thời gian giao tiếp đối với độ phân giải biên độ mà nó dùng để chuyển đổi một tín hiệu số sang độ phân giải cao hơn nhưng độ chính xác không cao đối với tín hiệu analog. Độ chính xác cao đòng nghĩa với việc có bao nhiêu ngõ vào cho bộ delta sigma. Càng nhiều bit thì độ chính xác càng cao nhưng nó đưa ra tín hiệu không chính xác. Chúng ta sử dụng mạch lọc tương tự để chuyển đổi từ bistream sang tín hiệu tương tự. Mạch lọc tương tự là phương pháp tối ưu cho việc thu nhỏ xuống mức transistor. Bộ chuyển đổi bậc cao và mạch lọc tương tự có thể loại bỏ được nhiễu và cho ngõ ra với độ chính xác cao của mạch chuyển đổi tương tự sang số sử dụng bộ Delta Sigma. 1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự. 1.1.1.1. Điều chế bằng độ rộng xung. Đây là kiểu chuyển đổi DAC đơn giản nhất. Sử dụng nguồn dòng cố định hoặc nguồn thế cố định đưa vào switched. Sau đó đưa qua bộ lọc thấp qua với sự giới hạn về thời gian phụ thuộc vào các giá trị số đưa vào, các công nghệ này được ứng dụng rộng rãi trong động cơ bước. 1.1.1.2. DAC dùng điện trở có trọng số nhị phân. Bao gồm một điện trở và một nguồn dòng cho mỗi bit DAC trước khi được đưa vào một bộ khuếch đại đảo. Các đầu vào có điện thế lần lượt từ 0V->5V. 6 Hình1. 2 DAC dùng điện trở có trọng số nhị phân. Điện thế Vout được tính theo công thức của mạch khuếch đại đảo: 1 1 1( ) 2 4 8OUT D C B A V V V V V= − + + + Dấu (-) được hiểu đây là bộ khuếch đại đảo. Ta chỉ quan tấm đến các mức điện thế ngõ ra tương ưng với từng giá trị của chuỗi tín hiệu số đưa vào. Giá trị ở ngõ ra : Giá trị tín hiệu số đầu vào Giá trị tương tự ở ngõ ra D C B A Vout (volts) 0 0 0 0 0V 0 0 0 1 -0.625V (LSB) 0 0 1 0 -1.250V 0 0 1 1 -1.875V 0 1 0 0 -2.500V 7 0 1 0 1 -3.125V 0 1 1 0 -3.750V 0 1 1 1 -4.375V 1 0 0 0 -5.000V 1 0 0 1 -5.625V 1 0 1 0 -6.250V 1 0 1 1 -6.875V 1 1 0 0 -7.500V 1 1 0 1 -8.125V 1 1 1 0 -8.750V 1 1 1 1 -9.375V(MSB) Với bộ chuyển đổi DAC dùng điện trở có trọng số nhị phân độ chính xác thường không cao do sự khác biệt quá lớn giữa các trị số LSB và MSB, hoặc do các điện trở chênh lệch quá lớn. Khi ta dùng đến DAC 8-bits thì độ chính xác có sự khác biệt rất lớn. 1.1.1.3. DAC R/2R ladder. DAC R/2R được đưa ra để khắc phục những hạn chế của DAC mạng điện trở có trọng số nhị phân. Các điện trở chỉ biến thiên trong khoảng từ 1K đến 2K. Hình1. 3 DAC R/2R ladder 8 Với DAC loại này thì dòng ngõ ra phụ thuộc vào 4 vị trí của chuyển mạch, đầu vào nhị phân B0, B1, B2, B3 chi phối trạng thái của các chuyển mạch này. Dòng điện được đưa qua bộ chuyển đổi dòng điện để đưa ra điện thế cần thiết Vout. Điện thế được tính theo : 8 REF OUT VV B−= × Giá trị ngõ ra: Giá trị đầu vào VOUT 1 MSB VREF/2 2 VREF/4 3 VREF/8 4 VREF/16 5 VREF/32 6 VREF/64 7 VREF/128 8 VREF/256 9 VREF/512 10 VREF/1024 11 VREF/2048 12 VREF/4096 N LSB VREF/2N 1.1.1.4. DAC với dòng điện ở ngỏ ra. Trong các hệ thống điều khiển số đôi khi ta sử dụng dòng điện để điều khiển. Nên một loại DAC có ngõ ra là dòng điện được sử dụng. Với loại này gồm có 4 chuyển mạch điều khiển. Ngõ ra phụ thuộc vào các giá trị logic nhị phân ở ngõ vào. 9 Hình1. 4 DAC với dòng điện ở ngõ ra. Như trong mạch, các dòng điện phụ thuộc vào giá trị VREF ở ngõ vào và giá trị các điện trở. Các điện trở tăng theo cơ số 2 nên ta tính được dòng điện ở ngõ ra IOUT: 0 0 0 3 0 2 1 02 4 8OUT I I II B I B B B= × + × + × + × Với 0 REFVI R = Giá trị dòng điện của ngõ ra DAC có thể được chuyển sang DAC có ngõ ra là điện thế (giống như các bộ chuyển đổi: DAC dùng điện trở có trọng số nhị phân, DAC R/2R ladder)bằng cách sử dụng bộ khuếch đại thuật toán. 10 Hình1. 5 Bộ chuyển đổi dòng thành điện thế. Điện thế ngõ ra của bộ chuyển đổi dòng điện sang điện thế được tính bằng công thức: OUT OUT FV I R= − × 1.1.1.5. DAC với mạng điện trở hình chữ T. Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4 cực hình T mắt nối tiếp, các S3, S2, S1, S0 là các chuyển mạch, và một bộ khuếch đại thuật toán (sử dụng opamp). VREF là điện áp chuẩn cho toàn giai của DAC. 4 bits B3, B2, B1, B0 là các bits nhị phân được đưa vào mạch. Khi Bi mở mức 1 thì Si sẽ được nối lên VREF, khi Bi ở mức 0 thì Si được nối đất. Ta cho lần lượt các giá trị ngõ vào Bi nối lên hai mức logic 1 và logic 0. Áp dụng phương pháp chồng chập ta được ngõ ra : 3 2 1 0 3 2 1 04 ( 2 2 2 2 )2 REF OUT VV B B B B= − + + + Biểu thức trên áp dụng cho DAC với 4 bit ở ngõ vào. Ta có thể mở rộng cho DAC điện trở hình T với N ngõ vào. 11 1
Luận văn liên quan