Chuyên đề Thiết kế một bộ điều chế và giải điều chế QAM-16 trên FPGA

Mục lục Chương 1: Mở đầu 3 Chương 2: Kiến thức cơ sở 5 2.1 Điều chế và lý thuyết modem 5 2.1.1 Điều chế 5 2.1.2 Điều chế QAM 7 2.1.3 Bộ phát QAM số 11 2.1.4 Bộ thu QAM số 13 2.2 FPGA 15 Chương 3: Bộ điều chế QAM 21 3.1 Tổng quan 21 3.2 Bộ điều chế QAM 21 3.2.1 Nguyên tắc thực hiện 21 3.2.2 Mô hình bộ điều chế QAM xây dựng 22 3.3 Kết quả 26 Chương 4: Xử lý dấu phẩy động 28 4.1. Chuẩn dấu phẩy động IEEE 28 4.2 Một số ngoại lệ trong tính toán dấu phẩy động 29 4.2.1 Ngoại lệ phép toán sai 30 4.2.2 Ngoại lệ chia cho 0 30 4.2.3 Ngoại lệ tính toán không đúng 30 4.2.4 Ngoại lệ tràn dưới 31 4.2.5 Ngoại lệ tràn trên 31 4.2.6 Ngoại lệ không xác định 31 4.2.7 Ngoại lệ không 31 4.3 Các chế độ làm tròn 31 4.3.1 Làm tròn đến giá trị chẵn gần nhất 32 4.3.2 Làm tròn về 0 32 4.3.3 Làm tròn tăng, giảm 32 4.4. Các phép toán trên dấu phẩy động 33 4.4.1 Phép cộng và trừ 33 4.4.2 Phép nhân 35 4.4.3 Phép chia 36 4.5. Thiết kế phần cứng 38 Chương 5: Khôi phục nhịp ký hiệu 41 5.1 Tổng quan 41 5.2 Các kỹ thuật khôi phục nhịp ký hiệu 42 5.2.1 Kỹ thuật khôi phục nhịp ký hiệu gấp đôi 43 5.2.2 Kỹ thuật khôi phục nhịp ký hiệu biên độ tối đa 43 5.2.3 Kỹ thuật khôi phục nhịp ký hiệu sớm-muộn 44 5.2.4 Kỹ thuật khôi phục nhịp ký hiệu cắt không 45 5.3 Kỹ thuật khôi phục nhịp ký hiệu bằng phương pháp tương quan 46 5.3.1 Bộ xét tương quan 47 5.3.2 Quá trình xét tương quan 49 Chương 6: Khôi phục sóng mang và giải điều chế QAM 51 6.1 Tổng quan 51 6.2 Khôi phục sóng mang 52 6.3 Các kỹ thuật khôi phục sóng mang 54 6.3.1 Kỹ thuật khôi phục sóng mang có gửi kèm tần số phao tiêu (pilot tone) 54 6.3.2 Vòng lặp vuông (Squaring Loop) 54 6.3.3 Vòng lặp Costas 55 6.3.4 Vòng khóa pha phản hồi quyết định 56 6.4 Giải điều chế QAM sử dụng phương pháp tương quan 57 Kết luận 59 TÀI LIỆU THAM KHẢO 60 Chương 1 Mở đầu Xử lý tín hiệu số (DSP) là một trong những công nghệ quan trọng nhất trong thời đại hiện nay. Nó thay đổi cách thức con người giao tiếp, phục vụ y tế, thương mại, vui chơi giải trí, du lịch… Với DSP việc thực thi các phép toán số học nhanh luôn là một yêu cầu bức thiết, do vậy các mô hình tính toán cũ, tốc độ thấp sẽ liên tục bị thay thế bằng những chip điện tử có tốc độ xử lý cao để tăng khả năng xử lý. Yêu cầu về các bộ xử lý tăng nhanh, cùng với sự cân nhắc về tài chính, cũng như thách thức của việc tích hợp rất nhỏ, tất cả điều đó đều hướng tới việc sử dụng các công nghệ có thể tái cấu hình trong các hệ thống DSP phức tạp. Kĩ thuật xử lý tín hiệu số mở rộng khả năng các hệ thống viễn thông số bằng cách cho phép sử dụng các kỹ thuật điều chế, giải điều chế phức tạp. Ban đầu, mạch tích hợp cho những ứng dụng đặc biệt (ASIC) được sử dụng để thực hiện điều này, nhưng ASIC phải chịu một chi phí lớn là chi phí không thay đổi được thiết bị (NRE) trong thiết kế và sản xuất, hơn nữa, ASIC không thể thay đổi được. Do đó, nếu cần thay đổi ASIC lại phải chịu một chi phí NRE lớn. Trong khi đó FPGA (Field Programmable Gate Array) có thể dễ dàng cấu hình lại mà không phải thay thế hay sản xuất linh kiện mới. Điều này sẽ cho chi phí NRE của FPGA thấp hơn nhiều so với ASIC. Do vậy trước khi sản xuất ASIC, FPGA được sử dụng để thử nghiệm cấu hình thiết kế. Ngoài ra, với các ứng dụng số lượng nhỏ, FPGA sẽ được sử dụng trực tiếp để điều khiển hệ thống. Một chip FPGA bao gồm các khối logic khả trình cho phép FPGA kết nối các linh kiện khác trong mạch, các khối logic được kết nối với nhau bởi chức năng kết nối khả trình. Bằng việc kết nối các đầu vào, ra của các khối logic, các chân khả trình, FPGA có thể cấu hình để thực thi bất kỳ sự hoạt động logic số nào. FPGA được cấu hình sử dụng một ngôn ngữ miêu tả phần cứng (HDL) như Verilog hoặc VHDL[1] (Very high speed integrated circuit Hardware Description Language). Verilog và VHDL khác với các ngôn ngữ lập trình tiêu biểu như C bởi nó trực tiếp hay gián tiếp định nghĩa cách bố trí mạch điện trong khi C định nghĩa một chuỗi các hoạt động được thực thi. Điều này tạo ra sự chuyển đổi dễ dàng từ các khối dữ liệu thành các khối logic trong FPGA. Hơn nữa, các khối chức năng trong một thiết kế có thể dễ dàng ánh xạ tới các khu vực riêng biệt trong FPGA [2, 3]. FPGA (Field Programme Gates Array) đã đạt đến đỉnh cao của thành công trong nhiều hệ thống xử lý tín hiệu. Đặc biệt, trong lĩnh vực viễn thông số. Phối hợp khả năng hoạt động tốc độ cao với các bộ nhớ có băng thông vào ra khổng lồ, nền tảng xử lý tín hiệu trên FPGA có thể phục vụ nhiều công việc phức tạp trong các bộ truyền thông phát và thu hiện đại. Ngày nay, sự phát triển của mạng dữ liệu không dây băng rộng cần tăng cường sử dụng các phương pháp điều chế có hiệu quả cao trong đó QAM (Quandrature Amplitude Modulation) được coi như một công đoạn không thể thiếu để tăng hiệu quả kênh truyền và giúp cho dữ liệu có được thông lượng cực đại. Tuy nhiên, điều chế QAM cao cấp rất nhạy cảm với trạng thái của kênh truyền không dây và thông lượng có thể giảm nghiêm trọng do tỉ lệ lỗi bit cao (BER) hay do việc truyền lại thông tin. Những hệ thống này có nhiều mặt hạn chế bởi các modem bên ngoài đòi hỏi hỗ trợ được nhiều chòm sao khác nhau. Vượt qua sự trở ngại với các chòm sao QAM bậc cao, các chuẩn băng thông rộng như IEEE 802.16 [4, 5] sử dụng MQAM (Mutilevel QAM) hạn chế sự suy giảm thông lượng bằng các bậc điều chế QAM thích hợp để duy trì một tỉ lệ lỗi gói tin chấp nhận được trong tình trạng kênh truyền thay đổi. Các chuẩn và hệ thống mới hơn này sử dụng các chòm sao QAM khác nhau cho những công việc khác nhau tùy thuộc các trạng thái kênh của nó. Ngoài ra, chúng cũng thay đổi các chòm sao thùy thuộc vào trạng thái kênh truyền theo thời gian. Trong khóa luận, tôi xây dựng một bộ điều chế và giải điều chế tín hiệu QAM-16. Bộ phát có thể phát QAM-16 trên các băng tần số có thể điều chỉnh được trong một dải nhất định. Để có thể thiết kế được bộ điều chế, chúng tôi đã sử dụng ngôn ngữ thiết kế phần cứng VHDL để lập trình và sau đó nhúng lên hai chip FPGA APEX II[6] và Cyclone II[7]. Chương 2 Kiến thức cơ sở 2.1 Điều chế và lý thuyết modem 2.1.1 Điều chế Điều chế là quá trình mã hóa thông tin từ tín hiệu nguồn lên sóng mang trong một dải tần số nhất định [8]. Thông tin có thể được mã hóa bằng việc thay đổi biên độ, pha hoặc cả hai. Một tín hiệu thông dải s(t) điều chế có thể được biểu diễn: s(t) = A(t)cos(2
fct+Φ(t)) (2.1) Với A(t) là biên độ điều chế, ((t) là pha và fc là tần số sóng mang. Thông tin được truyền đi bằng cách thay đổi biên độ và pha của sóng mang. Điều chế có thể là tương tự hoặc số. Trong truyền thông tương tự, biên độ và pha của tín hiệu biến đổi liên lục trong miền thời gian ứng với sự thay đổi của thông tin nó mang theo. Trong truyền thông số, L ký hiệu được ánh xạ thành L dạng sóng liên tục theo thời gian. Sau đó, dạng sóng này sẽ được sử dụng để điều chế biên độ và pha sóng mang với một tỉ lệ ký hiệu nhất định Rs. Với dữ liệu là số nhị phân thì chúng được nhóm lại thành N bit từ rồi chuyển thành L=2N dạng sóng. Dạng điều chế số đơn giản nhất là Điều chế biên độ xung rời rạc (PAM). Một nhóm nhất định các dạng sóng được sử dụng chính là các xung vuông có độ rộng bằng với chu kì của ký hiệu. Biên độ của các dạng sóng này được cho bởi: A = 2l - (L-1) (2.2) Với A là biên độ xung và l = 0,1...L-1. Biên độ của xung có thể được mô tả trong giản đồ chòm sao (Hình 2.1). Giản đồ này biểu diễn biên độ của các ký hiệu trong "mặt phẳng điều chế".
Hình 2.1: Giản đồ chòm sao của tín hiệu PAM Đường bao của sóng điều chế có thể dễ dàng nhận thấy trong miền thời gian (Hình 2.2)
Hình 2.2: Đường bao trong miền thời gian của tín hiệu PAM Tín hiệu với đường bao như Hình 2.2 có băng thông tín hiệu rất rộng bởi dạng vuông của xung truyền. Để sử dụng phổ một cách hiệu quả, đầu ra của bộ phát thường được lọc để giới hạn băng thông của tín hiệu phát. Trong truyền thông không dây, độ rộng của bộ lọc phát (băng tần) phải tuân theo các quy định nhất định để có thể dễ dàng điều chỉnh, quản lý chúng trong giới hạn cho phép của hệ thống. Ngoài ra, tín hiệu thu được cũng bị lọc ngay tại lối vào để loại bỏ các tạp nhiễu đi theo tín hiệu. Hiệu năng phổ là thước đo để kiểm tra xem một phương pháp điều chế có thể truyền bao nhiêu dữ liệu trong một băng thông cho trước [26]. Hiệu năng của phổ (s được cho bởi công thức: (s =
(2.3) Với Rb là tốc độ bit được xác định bằng số bit trong một giây còn B là băng thông có đơn vị là Hertz. Do đó, từ băng thông tín hiệu và hiệu năng phổ, ta có thể xác định được tốc độ dữ liệu tối đa của một hệ thống cho trước. 2.1.2 Điều chế QAM Để có được hiệu năng phổ cao hơn (tạo thông lượng cao hơn cho dữ liệu) điều chế QAM được sử dụng để thay đổi biên độ và pha của tín hiệu thông dải. Điều chế QAM là một kỹ thuật điều chế chuyển tải dữ liệu bằng cách tính tổng sự thay đổi biên độ của hai sóng mang. Sóng mang được sử dụng thường có dạng hình sin, lệch pha nhau 90 độ, sóng có cùng pha với tín hiệu được gọi là sóng đồng pha, và sóng lệch pha với tín hiệu được gọi là sóng vuông pha. Xét tín hiệu thông dải trong phương trình 2.1: s(t) = A(t)cos(2
fct+Φ(t)) (2.1) Tổng của hai tín hiệu vuông pha có thể được biểu diễn bằng Phương trình toán học của biên độ và pha tín hiệu điều chế như trong Phương trình 2.1. Đầu tiên, Phương trình 2.1 được viết lại thành Phương trình 2.2 bằng lượng giác: s(t) = A(t)[cos(Φ(t))cos(2
fct) - sin(Φ(t))sin(2
fct)] (2.4) Sau đó, Phương trình 2.2 được bến đổi thành Phương trình 2.3: s(t) = AI(t)cos(2
fct) - AQ(t)sin(2
fct) (2.5) Với tín hiệu điều chế: AI(t)=A(t)cos(Φ(t)) và AQ(t)=A(t)sin(Φ(t)) (2.6) Khi N - số lượng bit trong một từ - là chẵn thì cả tín hiệu đồng pha và vuông pha được điều chế với một trong số L=2N/2 bậc biên độ. Ở đây, L bằng với căn bậc hai của tất cả các số của ký hiệu trong chòm sao, M [8]. Các bậc biên độ của tín hiệu I, Q được biểu diễn trong giản đồ chòm sao ở Hình 1. Trong trường hợp này, Giản đồ sao biểu diễn biên độ và pha của sóng mang đã được ánh xạ trong mặt phẳng phức.
Hình 2.3: Chòm sao của một tín hiệu QAM-16 Ta nhận thấy, chòm sao được phân bố dựa trên mã Gray (các điểm sao lân cận nhau đều có ít nhất một bit khác nhau). Phân bố mã Gray này có ý nghĩa rất lớn vì hầu hết các loại lỗi thông thường xảy ra do ký hiệu được tìm ra giống với ký hiệu gần đó. Trong trường hợp này, số mã Gray chỉ dẫn đến một bit lỗi trong khi số mã nhị phân có thể gây ra nhiều bit lỗi. Không phải mọi chòm sao QAM đều vuông. Nếu N lẻ thì một chòm sao hình chữ nhật được tạo ra, khi đó (N+1)/2 bit được sử dụng để điều chế một tín hiệu và (N-1)/2 bit còn lại được dùng để điều chế tín hiệu vuông pha với tín hiệu đó. Đó chính là một chòm sao QAM không vuông khi các kênh I, Q không được điều chế độc lập. (a) (b) Hình 2.4a: Giản đồ chòm sao QAM-8 hình chữ nhật Hình 2.4b: Giản đồ chòm sao QAM-8 hình tròn Trong các loại giản đồ chòm sao thì giản đồ chòm sao hình tròn có công suất trung bình thấp nhất. Tuy nhiên giản đồ vuông lại được sử dụng rộng rãi nhất vì tuy nó có công suất trung bình lớn hơn nhưng lại có thể thực hiện dễ dàng hơn. Xét bốn chòm sao QAM-4, QAM-16, QAM-64, QAM-256 được biểu diễn tương ứng ở các Hình 2.5a,b,c,d
Hình 2.5: Các chòm sao QAM Độ nhạy của chòm sao với các nhiễu được biểu diễn bởi khoảng cách giữa các điểm sao. Nhìn vào Hình 2.5 ta nhận thấy, điểm xa nhất ở các chòm sao đều có cùng biên độ, khoảng cách giữa các điểm chòm sao lân cận giảm khi kích thước chòm sao tăng. Điều này làm chòm sao có kích thước lớn như QAM-256 dễ bị nhiễu hơn nhiều so với các chòm sao có kích thước nhỏ như QAM-4. Hình 2.6 chỉ ra kết quả lý thuyết BER cho điều chế QAM [9, 10, 11]. Đồ thị biểu diễn BER tương đối cho mỗi chòm sao QAM như một hàm của SNR mỗi bit và là SNR bị chia bởi số bit trong mỗi ký hiệu. Bảng này đã chứng minh những nhận xét về Hình 2.6 là chính xác và chỉ rõ ra rằng tỉ lệ SNR sẽ thay đổi khi chòm sao thay đổi.
Hình 2.6: BER cho QAM Sơ đồ khối của bộ điều chế QAM: Hình 2.7: Bộ điều chế QAM Dữ liệu số đưa vào sẽ được tách ra I, Q theo giản đồ chòm sao và các kênh I,Q sẽ được nhân với các sóng mang lệch pha nhau 90 độ để tạo ra các tín hiệu I(t), Q(t) tương ứng với các tín hiệu AI(t) và AQ(t) như mô tả các phương trình toán học ở trên. Hai tín hiệu này sẽ được đưa vào bộ tính tổng để tạo ra tín hiệu QAM phát ra. 2.1.3 Bộ phát QAM số Cấu trúc của một bộ phát QAM số tiêu biểu được xây dựng bằng các phần tử logic số được biểu diễn ở Hình 2.15. Bộ phát bao gồm hai nhánh: một nhánh là kênh đồng pha (I), một là kênh vuông pha (Q). Ta sẽ xem xét sự biến đổi dữ liệu tại từng khối để hiểu được các chức năng của từng thành phần bộ phát.
Hình 2.8: Bộ phát QAM số Khối chuyển đổi từ nối tiếp ra song song phân dữ liệu nối tiếp thành các nhóm N/2 bit một ký hiệu. Ở đây, tốc độ ký hiệu Rs bằng 1/N lần tốc độ bit Rb. Sau đó, nhóm N/2 bit đó được chuyển vào khối giải mã Gray sang nhị phân với tốc độ bằng tốc độ ký hiệu. . Các nhóm N/2 bit được đưa vào các kênh I và kênh Q tới các khối giải mã Gray sang nhị phân rồi sử dụng mã Gray tìm vị trí các kênh I và Q cho mỗi điểm chòm sao. Hình 2.9 chỉ ra số lượng mã Gray hai bit được sử dụng để biểu diễn các vị trí kênh I, Q của điểm trong chòm sao QAM-16. Tuy mã Gray rất hiệu quả trong việc hạn chế lỗi bit nhưng hầu hết các hệ thống số hoạt động bằng mã nhị phân nên khối giải mã Gray sang nhị phân được sử dụng để chuyển số mã Gray sang số mã nhị phân.
Hình 2.9: Mã Gray Các khối ánh xạ biểu tượng chuyển đổi kết quả mã nhị phân từ các khối giải mã Gray sang nhị phân sang các cấp phát mã nhị phân bằng Phương trình 2.7. m0 = 2mi – (2N/2 - 1) (2.7) Với m0 là giá trị ánh xạ, mi là đầu vào của các bộ ánh xạ Nếu bậc tạo ra từ các bộ ánh xạ biểu tượng được sử dụng để tạo ra xung vuông, công suất của tín hiệu sẽ trải rộng dọc theo một vùng băng thông rộng lớn. Do đó, các giá trị ánh xạ được lọc bởi bộ lọc RRC để giới hạn băng thông của tín hiệu phát. Tín hiệu đã được lọc dùng để điều chế với các sóng mang vuông pha trong khối điều chế cầu phương. Sự hoạt động của khối điều chế cầu phương được biểu diễn toán học trong phương trình 2.5. Tín hiệu điều chế sau đó được chuyển từ các từ số sang tín hiệu tương tự để phát đi. 2.1.4 Bộ thu QAM số Cấu trúc của bộ thu QAM số tiêu biểu được thực hiện bằng các phần tử logic số như ở hình 2.10. Ta sẽ xem xét sự biến đổi dữ liệu tại từng khối để hiểu được các chức năng của từng thành phần bộ thu.
Hình 2.10: Bộ thu QAM số Khối AGC (Automatic Gain Control) cân bằng tín hiệu thu được để bộ thu có thể hoạt động với các tín hiệu có biên độ không đổi. Điều này đặc biệt quan trọng đối với các kênh radio vì trong môi trường không dây, sự suy giảm của kênh truyền thay đổi liên tục theo thời gian. Khối chuyển đổi tương tự sang số (A/D) sẽ lấy mẫu tín hiệu thu được khi được tác động bởi khối khôi phục xung nhịp. Khối khôi phục xung nhịp điều khiển bộ chuyển đổi A/D để lấy một lượng mẫu nhất định mỗi ký hiệu. Số lượng mẫu mỗi ký hiệu được xác định bởi cấu trúc của bộ lọc RRC. Hơn nữa, các mẫu đều giữ khoảng cách cân bằng với một mẫu chuẩn ở tâm chu kỳ ký hiệu. Chương 5 sẽ miêu tả chi tiết của sự cần thiết của việc khôi phục nhịp ký hiệu và lý thuyết khôi phục nhịp ký hiệu. Khối giải điều chế cầu phương tiến hành giải điều chế tín hiệu nhận được s(t) tạo ra AI´ (t) và AQ´ (t) xấp xỉ bằng AI(t) và AQ(t). Quá trình giải điều chế gồm hai bước. Bước 1 là nhân tín hiệu nhận được với các sóng sin và cos có pha phù hợp với tín hiệu nhận được. Bước tiếp theo là tiến hành bộ lọc thông thấp lọc kết quả như phương trình 2.8 tới 2.17, với LPF {.} biểu diễn bộ lọc thông thấp. AI’(t)=LPF{s(t)*2cos(2
fct)} (2.8) AI’(t)=LPF{[AI(t)cos(2
fct) - AQ(t)sin(2
fct)]*2cos(2
fct)} (2.9) AI’(t)=LPF{AI(t)[1+cos(4
fct)] - AQ(t)[sin(4
fct)]} (2.10) AI’(t)=LPF{ AI(t) + AI(t)cos(4
fct) - AQ(t)sin(4
fct)} (2.11) AI’(t) = AI(t) (2.12) AQ’(t)=LPF{s(t)*[-2sin(2
fct)]} (2.13) AQ’(t)=LPF{[AI(t)cos(2
fct) - AQ(t)sin(2
fct)]*[-2sin(2
fct)]} (2.14) AQ’(t)=LPF{-AI(t)[sin(4
fct)] + AQ(t)[1-cos(4
fct)]} (2.15) AQ’(t)=LPF{-AI(t)sin(4
fct) + AQ(t) - AQ(t)cos(4
fct)} (2.16) AQ’(t) = AQ(t) (2.17) Mối liên hệ giữa sóng sin và cos được sử dụng cho bộ giải điều chế vuông pha được tạo ra nhờ khối khôi phục sóng. Chương 6 sẽ miêu tả chi tiết về bộ giải điều chế và lý thuyết khôi phục sóng mang. Khối RRC (Raise Root Cosin) lọc đầu ra của bộ giải điều chế vuông pha để khử nhiễu, giao thoa và ISI. Sau đó, các khối giải ánh xạ ký hiệu, giải mã Gray và chuyển đổi song song sang nối tiếp làm ngược lại các khối ánh xạ biểu tượng, mã hóa Gray và nối tiếp sang song song ở bộ phát để khôi phục lại dữ liệu ban đầu. 2.2 FPGA FPGA là một loại thiết bị logic khả trình. Với một chip FPGA chúng ta có thể tiến hành lập trình các kết nối cho các ứng dụng cụ thể (như card âm thanh, video, bộ vi xử lý 8 bit, 16 bit, hay là bất cứ một chip khả trình nào như 8051 chẳng hạn) mà không phải tốn hàng ngàn đô cho chi phí sản xuất. FPGA là chip dành cho nguời dùng phát triển các hệ thông bằng phần mềm sau khi IC đã chế tạo. FPGA là viết tắt của Field Programmable Gate Array, vậy Field Programmable ở đây chúng ta có thể hiểu như thế nào. Điều này có thể hiểu là chức năng của FPGA được quyết định nhiều bởi người lập trình hơn là bởi nhà sản xuất. Các mạch tích hợp thông thường thì chức năng của nó đã được xác định bởi người sản xuất. Ngược lại, chức năng của FPGA lại được xác định bởi người dùng bằng chính chương trình mà họ viết ra. Trước khi có sự phát triển của logic khả trình, thì các mạch logic thông thường được xây dựng trên mức bo mạch với các linh kiện thông thường, hoặc với mức cổng cho các ứng dụng mở rộng, FPGA là một mạch tích hợp chứa rất nhiều tế bào logic (logic cell), có thể xem như là các linh kiện chuẩn. Các logic cell độc lập với nhau trong các thiết kế mang tính cá nhân. Các cell tách biệt với nhau được kết nối trong với nhau bởi ma trận dây và chuyển mạch. Khi thiết kế các hàm logic đơn giản cho mỗi cell, người dùng thực hiện bằng cách điều khiển các chuyển mạch trong ma trận kết nối trong. Một mảng các cell và các kết nối tạo nên những khối kết nối cơ bản cho mạch. Một thiết kế phức tạp là sự kết nối của các khối trên, tạo nên mạch mong muốn. Như đã nêu qua ở trên, có thể hình dung được cấu trúc của FPGA một cách cở bản nhất phải chứa đủ ba thành phần: Logic cells Interconnection I/O blocks
Hình 2.11: Cấu trúc cơ bản của FPGA Logic cell: là nơi thức hiện các tính toán, lưu trữ thông tin, nó là thành phần quan trọng nhất trong FPGA. Số logic cell thay đổi theo từng họ linh kiện. Tổ hợp logic của cell theo quy luật tự nhiên có thể thực hiên được như một bảng khóa bộ nhớ nhỏ LUT hoặc như là một thiết lập của nhiều cổng AND. Mô hình LUT dẫn tới bit có thể linh động hơn và cung cấp nhiều lối vào hơn so với mô hình kết hợp nhiều cổng AND trong cùng điều kiện về độ trễ. I/O blocks: Cung cấp các giao tiếp với bên ngoài. Interconnection: Là ma trận hàng và cột thực hiện kết nối bên trong giữa các cell với nhau, và giữa khối I/O và Cell. Trên thị trường hiện nay có rất nhiều nhà cung cấp linh kiện FPGA nhưng Altera và Xilinx là hai nhà cung cấp phổ biến nhất đối với thị trường trong nước. Chúng ta có thể đặt mua trực tiếp qua mạng hoặc qua công ty đại diện tại Việt Nam, ngoài ra cũng có thể mua được một số linh kiện tại một số cửa hàng trên địa bàn Hà Nội. Các linh kiện của các hãng khác nhau có những cấu trúc khác nhau, trong một hãng các họ khác nhau cũng được thiết kế với các cấu trúc khác nhau. Mỗi họ đều có nhưng đặc tính riêng của nó. Trong đề tài này tôi lựa chọn chíp APEX EP20K200EQC208 (thuộc họ APEX20K) của Altera bởi tính phù hợp của nó đối với yêu cầu của đề tài và sự ổn định cao trong linh kiện của hãng Altera. Tính năng  Số cổng tối đa  Số cổng tiêu chuẩn  LE (Logic Element)  ESB (Embedded System Block)  Số bit RAM tối đa  Số macrocell tối đa  I/O Num Max   EP20K30E