Đồ án Thiết kế mạch nhờ máy tính - Thiết kế mạch bằng vhdl

Trường Đại học bách khoa Hμ Nội Khoa công nghệ thông tin Bộ môn kỹ thuật máy tính -------------------------------------- Báo cáo đồ án môn học Thiết kế mạch nhờ máy tính Đề tμi: Thiết kế mạch bằng VHDL Giỏo viờn hướng dẫn:  th.s. nguyễn phú bình Nhúm sinh viờn thực hiện: Lê tuấn anh Nghiêm kim phương Nguyễn quốc việt Nguyễn ngọc linh Lớp:  ktmt - K46 Hà Nội, 10/2005 §Ò Tμi 4: ThiÕt kÕ vi m¹ch b»ng VHDL  Nhãm 4 Mục lục Trang Mục lục................................................................................................................. - 1 - Danh mục hình:................................................................................................... - 3 - Danh mục bảng: .................................................................................................. - 5 - Chương 1: Giới thiệu .......................................................................................... - 6 - 1.1. 1.2. Giới thiệu về VHDL ............................................................................ - 6 - Giới thiệu công nghệ (và ứng dụng) thiết kế mạch bằng VHDL. ... - 7 - 1.2.1 1.2.2 1.2.3. 1.2.4. Ứng dụng của công nghệ thiết kế mạch bằng VHDL ................... - 7 - Quy trinh thiết kế mạch bằng VHDL. ........................................... - 7 - Công cụ EDA. ............................................................................... - 8 - Chuyển mã VHDL vào mạch......................................................... - 9 - Chương 2. Cấu trúc mã .................................................................................... - 12 - 2.1. 2.2. 2.3. 2.4. 2.5. Các đơn vị VHDL cơ bản. ................................................................ - 12 - Khai báo Library. ............................................................................. - 12 - Entity ( thực thể). .............................................................................. - 14 - ARCHITECTURE ( cấu trúc). ........................................................ - 14 - Các ví dụ mở đầu. ............................................................................. - 17 - Chương 3: Kiểu dữ liệu .................................................................................... - 20 - 3.1. 3.2. 3.3. 3.4. 3.5. 3.6. 3.7. 3.8. Các kiểu dữ liệu tiền định nghĩa. ..................................................... - 20 - Các kiểu dữ liệu người dùng định nghĩa......................................... - 23 - Các kiểu con (Subtypes). .................................................................. - 23 - Mảng (Arrays). .................................................................................. - 24 - Mảng cổng ( Port Array). ................................................................. - 27 - Kiểu bản ghi (Records). .................................................................... - 28 - Kiểu dữ liệu có dấu và không dấu ( Signed and Unsigned). ......... - 28 - Chuyển đổi dữ liệu. ........................................................................... - 29 - 3.9. Tóm tắt. ................................................................................................... - 31 - 3.10. Các ví dụ. .............................................................................................. - 31 - Chương 4: Toán tử và thuộc tính. ................................................................... - 36 - 4.1. Toán tử. .............................................................................................. - 36 - 4.1.1 4.1.2 4.1.3 4.1.4 4.1.5 Toán tử gán. ................................................................................ - 36 - Toán tử Logic. ............................................................................. - 36 - Toán tử toán học. ........................................................................ - 36 - Toán tử so sánh. .......................................................................... - 37 - Toán tử dịch. ............................................................................... - 37 - 4.2. Thuộc tính.......................................................................................... - 37 - 4.1.1. 4.1.2. Thuộc tính dữ liệu. ...................................................................... - 37 - Thuộc tính tín hiệu. ..................................................................... - 38 - 4.3. 4.4. 4.5. Thuộc tính được định nghĩa bởi người dùng.................................. - 38 - Chồng toán tử. ................................................................................... - 38 - GENERIC. ......................................................................................... - 39 - 4.6. Ví dụ. ....................................................................................................... - 39 - Chương 5: Mã song song .................................................................................. - 44 - 5.1. Song song và tuần tự......................................................................... - 44 - 5.1.1. 5.1.2. Mạch tổ hợp và mạch dãy. .......................................................... - 44 - Mã song song và mã tuần tự. ...................................................... - 44 - 5.2. 5.3. Sử dụng các toán tử. ......................................................................... - 45 - Mệnh đề WHEN. ............................................................................... - 46 -  -1- §Ò Tμi 4: ThiÕt kÕ vi m¹ch b»ng VHDL  Nhãm 4 5.4. 5.5.  GENERATE. ..................................................................................... - 52 - BLOCK. ............................................................................................. - 53 - 5.5.1. 5.5.2. Simple BLOCK............................................................................ - 53 - Guarded BLOCK ........................................................................ - 54 - Chương 6: Mã tuần tự ...................................................................................... - 56 - 6.1. 6.2. 6.3. 6.4. 6.5. 6.6. 6.7. 6.8. PROCESS .......................................................................................... - 56 - Signals và Variables. ......................................................................... - 57 - IF......................................................................................................... - 57 - WAIT. ................................................................................................ - 59 - CASE. ................................................................................................. - 62 - LOOP. ................................................................................................ - 66 - Bad Clocking. .................................................................................... - 71 - Sử dụng mã tuần tự để thiết kế các mạch tổ hợp........................... - 73 - Chương 7: Signal và Variable.......................................................................... - 76 - 7.1. 7.2. 7.3. 7.4. CONSTANT. ..................................................................................... - 76 - SIGNAL. ............................................................................................ - 76 - VARIABLE ....................................................................................... - 78 - Số thanh ghi. ...................................................................................... - 84 - Chương 8: Máy trạng thái ............................................................................... - 93 - 8.1. 8.2. 8.3. 8.4. Giới thiệu. .......................................................................................... - 93 - Thiết kế theo kiểu 1 (thiết kế theo mô hình may moore)............... - 94 - Thiết kế kiểu 2. ................................................................................ - 100 - Kiểu mã hoá: từ nhị phân sang Onehot. ....................................... - 110 - Chương 9: Thiết kế thêm các mạch............................................................... - 112 - 9.1. 9.2. 9.3. 9.4. 9.5. 9.6. 9.7. 9.8. 9.9. 9.10. Barrel Shifter................................................................................... - 112 - Bộ so sánh không dấu và có dấu. ................................................... - 114 - Bộ cộng Carry Ripple và bộ cộng Carry Look Ahead. ............... - 116 - Bộ chia dấu chấm tĩnh. ................................................................... - 120 - Bộ điều khiển máy bán hàng.......................................................... - 123 - Bộ nhận dữ liệu nối tiếp.................................................................. - 126 - Bộ chuyển song song thành nối tiếp. ............................................. - 128 - Trò chơi trên led 7 thanh................................................................ - 129 - Bộ phát tín hiệu. .............................................................................. - 132 - Thiết kế bộ nhớ............................................................................ - 134 - Tài liệu tham khảo: ......................................................................................... - 140 - Phân công công việc:....................................................................................... - 140 -  -2- §Ò Tμi 4: ThiÕt kÕ vi m¹ch b»ng VHDL  Nhãm 4 Danh mục hình: Trang Hình 1.1. Tóm tắt quy trình thiết kế VHDL............................................... - 8 - Hinh 1.2.a. Sơ đồ tổng quát về bộ cộng đầy đủ ........................................ - 9 - Hình 1.2.b. Bảng chân lý của bộ cộng đầy đủ .......................................... - 9 - Hình 1.3. Mã thiết kế bộ cộng................................................................. - 10 - Hình 1.4.a.Các ví dụ về sơ đồ mạch có thể có ứng với mã như hình 1.3 - 10 - Hình 1.4.b: Kết quả mô phỏng bộ cộng được thiết kế theo hình 1.3 ...... - 11 - Hình 2.2: Các phần cơ bản của một Library .......................................... - 13 - Hình 2.3. Các chế độ tín hiệu Hình 2.4. Cổng NAND .......... - 14 - Hình 2.5.a. Sơ đồ của trigo RS .............................................................. - 16 - Hình 2.5.b. Sơ đồ của DFF không đồng bộ ............................................ - 18 - Hình 2.6: Kết quả mô phỏng của ví dụ 2.1 ............................................. - 18 - Hình 2.7. DFF kết hợp với cổng NAND ................................................. - 19 - Hình 2.8. Kết quả mô phỏng của ví dụ 2.2 ............................................. - 19 - Hình 3.1: Minh họa scalar (a), 1D (b), 1Dx1D (c), và 2D (d) ............... - 24 - Hình 3.2. M ạch được suy ra từ mã của v í dụ 3.2.................................. - 34 - Hình 3.2.a. Kết quả mô phỏng cho đoạn mã 1của ví dụ 3.2................... - 34 - Hình 3.2.b. Kết quả mô phỏng cho đoạn mã 1của ví dụ 3.2................... - 34 - Hình 3.3. Bộ cộng 4 bit cho ví dụ 3.3 ..................................................... - 34 - Hình 3.4 Kết quả mô phỏng cho ví dụ 3.3 .............................................. - 35 - Hình 4.1. Bộ mã hoá cho ví dụ 4.1.......................................................... - 40 - Hình 4.2 Mô phỏng kết quả của bộ mã hoá ............................................ - 41 - Hình 4.3. Bộ phát hiện bít chãn lẻ .......................................................... - 41 - Hình 4.4. Mô phỏng kết quả của hình 4.2............................................... - 42 - Hình 4.5. Bộ phát bit chẵn lẻ của ví dụ 4.3 ............................................ - 42 - Hình 4.6. Mô phỏng kết quả của ví dụ 4.3 .............................................. - 43 - Hình 5.1. Mạch tổ hợp và mạch dãy ....................................................... - 44 - Hình 5.2. Bộ dồn kênh............................................................................. - 45 - Hình 5.3. Mô phỏng kết quả của ví dụ 5.1 .............................................. - 46 - Hình 5.4. Bộ dồn kệnh cho ví dụ 2 .......................................................... - 47 - Hình 5.5. Bộ đệm 3 trạng thái................................................................. - 48 - Hình 5.6. Kết quả mô phỏng cho ví dụ 5.3 ............................................. - 48 - Hình 5.7. Bộ mã hoá cho ví dụ 5.4.......................................................... - 49 - Hình 5.8. Kết quả mô phỏng cho ví dụ 5.4 ............................................. - 50 - Hình 5.9. ALU ......................................................................................... - 50 - Hình 5.9.b. Hoạt động chinh của các phần tử ALU ............................... - 50 - Hình 5.10. Kết quả mô phỏng của ví dụ 5.5 ........................................... - 51 - Hình 5.11. Kết quả mô phỏng của ví dụ 5.6 ........................................... - 53 - Hình 5.12. Kết quả mô phỏng cho ví dụ 5.7 ........................................... - 55 - Hình 5.13. Kết quả mô phỏng của ví dụ 5.8 ........................................... - 55 - Hình 6.1a.1 DFF với tín hiệu reset không đồng bộ ................................ - 56 - Hình 6.1a.2 Kết quả mô phỏng ............................................................... - 56 - Hình 6.2a.1. Bộ đếm chữ số thập phân ................................................... - 58 - Hình 6.2a.2. Kết quả mô phỏng .............................................................. - 58 - Hình 6.3b.1. Thanh ghi dịch 4 bit ........................................................... - 59 - Hình 6.3b.2. Kết quả mô phỏng .............................................................. - 59 - Hình 6.4a.1. Kết quả mô phỏng .............................................................. - 61 - Hình 6.4b.1. Kết quả mô phỏng .............................................................. - 61 -  -3- §Ò Tμi 4: ThiÕt kÕ vi m¹ch b»ng VHDL  Nhãm 4 Hình 6.5a.1. Kết quả mô phỏng .............................................................. - 64 - Hình 6.5b.1. Bộ đếm 2 chữ số thập phân ................................................ - 64 - Hình 6.5b.2. Kết quả mô phỏng .............................................................. - 65 - Hình 6.6a.1. Bộ cộng có nhớ 8 bit không dấu ........................................ - 67 - Hình 6.6a.2. Kết quả mô phỏng .............................................................. - 67 - Hình 6.6b.1. Bộ dich đơn giản ................................................................ - 69 - Hình 6.6b.2. Kết quả mô phỏng .............................................................. - 69 - Hình 6.6c.1. Kết quả mô phỏng .............................................................. - 70 - Hình 6.7a.1. RAM ................................................................................... - 72 - Hình 6.7a.2. Kết quả mô phỏng .............................................................. - 72 - Hình 6.8a.1. Mạch tổ hợp sai và các bảng thật ...................................... - 74 - Hình 6.8a.2. Kết quả mô phỏng .............................................................. - 74 - Hình 7.2a.1. Kết quả mô phỏng .............................................................. - 77 - Hình 7.3a.1. Kết quả mô phỏng .............................................................. - 78 - Hình 7.3b.1. Bộ dồn kênh 4-1 ................................................................. - 79 - Hình 7.3b.2. Kết quả mô phỏng cách 1 và 2........................................... - 81 - Hình 7.3c.1. DFF .................................................................................... - 81 - Hình 7.3c.2. Kết quả mô phỏng cách 1 và 2 ........................................... - 83 - Hình 7.3d.1. Bộ chia tần ......................................................................... - 83 - Hình 7.3d.2. Kết quả mô phỏng .............................................................. - 83 - Hình 7.4a.1. Các mạch suy ra từ mã của cách 1 và 2 ............................ - 85 - Hình 7.4a.2. Kết quả mô phỏng cách 1 và 2........................................... - 85 - Hình 7.4b.1. Bộ đếm 0 – 7 ...................................................................... - 87 - Hình 7.4b.2. Kết quả mô phỏng cách 1 và 2........................................... - 88 - Hình 7.4c.1. Thanh ghi dịch 4 cấp.......................................................... - 88 - Hình 7.4c.2. Kết quả mô phỏng cách 1, 2, và 3 ...................................... - 90 - Hình 7.4d.1. Thanh ghi dịch 4 bit ........................................................... - 90 - Hình 7.4d.2. Kết quả mô phỏng .............................................................. - 92 - Hình 8.1 Sơ đồ máy trạng thái ................................................................ - 93 - Hình 8.2. Sơ đồ trạng thái của bộ đếm BCD .......................................... - 97 - Hình 8.3. Kết quả mô phỏng của bộ đếm BCD....................................... - 99 - Hình 8.4. Máy trạng thái của ví dụ 8.2 ................................................... - 99 - Hình 8.5. Kết quả mô phỏng cho ví dụ 8.2 ........................................... - 100 - Hình 8.6.1 Sơ đồ mạch kiểu 1 - Hình 8.6.2. Sơ đồ mạch kiểu 2 .......... - 101 - Hình 8.7.Kết quả mô phỏng cho ví dụ 8.3 ............................................ - 103 - Hình 8.8. Sơ đồ trạng thái của bộ phát hiện chuỗi ............................... - 104 - Hình 8.9.Kết quả mô phỏng cho bộ đoán nhận xâu.............................. - 105 - Hình 8.10.a. Sơ đồ nguyên lý hoạt động của TLC ............................... - 105 - Hình 8.10.b. Đồ hình trạng thái của TLC............................................. - 106 - Hình 8.11.a. Kết quả mô phỏng TLC ở chế độ hd bình thường............ - 108 - Hình 8.11.b. Kết quả mô phỏng TLC ở chế độ kiểm tra ....................... - 108 - Hình 8.12.Dạng tín hiệu cần tạo........................................................... - 108 - Hình 8.13.Kết quả mô phỏng cho ví dụ 8.6 .......................................... - 110 - Hình 9.1. Bộ dịch barrel ....................................................................... - 112 - Hình 9.2.Kết quả mô phỏng cho bộ dịch barrel ................................... - 114 - Hình 9.3.Mô hình của bộ so sánh ....................................................... - 114 - Hình 9.4. Kết quả mô phỏng bộ so sánh có dấu ................................... - 115 - Hình 9.5.1.Kết quả bộ so sánh không dấu 1 ......................................... - 115 - Hình 9.5.2. Kết quả của bộ so sánh không dấu2 .................................. - 116 - Hình 9.6. Sơ đồ bộ cộng ripple carry ................................................... - 117 -  -4- §Ò Tμi 4: ThiÕt kÕ vi m¹ch b»ng VHDL  Nhãm 4 Hình 9.7. Kết quả mô phỏng cho bộ cộng ripple carry ........................ - 117 - Hình 9.8.1. Sơ đồ bộ cộng carry look ahead ......................................... - 118 - Hình 9.8.2. Kết quả mô phỏng cho bộ cộng carry look ahead.............. - 119 - Hình 9.9. Thuật toán chia ..................................................................... - 120 - Hình 9.10.1. Kết quả mô phỏng bộ chia ............................................... - 121 - Hình 9.10.2.Kết quả mô phong bộ chia thứ 2 ....................................... - 122 - Hình 9.11. Đồ hình trạng thái của bộ điều khiển máy bán hàng.......... - 123 - Hình 9.12.Kết quả mô phỏng bộ điều khiển máy bán hàng .................. - 126 - Hình 9.13. Sơ đồ bộ nhận dữ liệu nối tiếp ............................................ - 126 - Hình 9.14.Kết quả mô phỏng bộ nhận dữ liệu ...................................... - 128 - Hình 9.15.Bộ chuyển song song thành nối tiếp .................................... - 128 - Hình 9.16.Kết quả mô phỏng cho bộ chuyển song s