Đồ án Thiết kế, mô phỏng bộ lọc nhiều tín hiệu điện tim dùng Matlab và chuyên mã VHDL

Xử lý tín hiệu số (Digital Dignal Processing - DSP), hay tống quát hơn là xử lỷ tín hiệu rời rạc theo thời gian (Discrete-Time Signal Processing), là việc xử lý một tín hiệu vào bất kỳ để thu được tín hiệu ra mong muốn, nhẳm đạt mục đích nhất định. Xử lý tín hiệu ngày càng đóng vai trò quan trọng trong nhiều ngành khoa học và kỳ thuật, là động lực thúc đẩy sự tiến bộ của nhiều ngành kỹ thuật cao như: viễn thông, đa phương tiện, cùng như góp phẩn quan trọng ưong các lĩnh vực khác như quân sự, y học,. Cùng với sự bùng nổ của ngành công nghiệp điện tử hiện nay, công nghệ xử lý tín hiệu số DSP cũng bùng nổ nhanh chóng và rất phát triển, cỏ thể nói, xử lý tín hiệu số là nền tàng cho mọi lĩnh vực và chưa có sự biểu hiện bào hòa trong sự phát triển cùa nó, vậy nên, ngày nay, có nhiều phẩn mềm (Matlab, Scilab, .) cùng như phần cứng (PC, Vi điều khiển, Arduino, FPGA, .) được dùng để xử lý tín hiệu sổ [1]. Công nghệ FPGA (Field - Program Gate Array) là vi mạch dùng cấu trúc màng phẩn từ logic mà người dùng có thể lập ưình được. FPGA chứa các logic cells thực hiện các mạch logic được kết nối với nhau bời ma trận kết nối và chuyển mạch lập trình được. Thiết kế hay lập trinh cho FPGA được thực hiện chủ yếu bẳng các ngôn ngừ mô tã phẩn cứng HDL, VHDL, VERILOG, . FPGA được xem như một loại vi mạch bán dần có nhiều ưu điểm hơn hẳn các loại bán dần xuất hiện trước đỏ như có tinh linh động đối với người dùng, giúp phát triển các giải pháp tốt hơn mà không phụ thuộc vào phần cứng của nhà sản xuất, ngoải ra. FPGA còn có thể tái cẩu trúc lại khi đang sừ dụng: ngoài khà năng tái cấu trúc vi mạch toàn cục, một số FPGA hiện đại còn hồ trợ tái cấu trúc cục bộ, tức khã năng tái cấu trúc một bộ phận riêng lè trong khi vẫn đàm bào hoạt động bình thường cho các bộ phận khác, công đoạn thiết kế đơn giàn, do vậy chi phí giảm, rút ngăn thời gian [1-2].