Giáo trình PHP căn bản

Trong những năm gần đây công nghệ vi điện tử phát triển rất mạnh mẽ. Sự ra đời của các vi mạch cỡ lớn, cực lớn với giá thành giảm nhanh, khả năng lập trình ngày càng cao đã mang lại những thay đổi sâu sắc trong ngành kỹ thuật điện tử. Mạch số, ở những mức độ khác nhau đã và đang thâm nhập vào tất cả các thiết bị điện tử thông dụng và chuyên dụng. Vì vậy môn học: “Kỹ thuật số và mạch lôgic” sẽ giúp các sinh viên ngành điện tử tìm hiểu sâu sắc về điện tử số, nắm được những vấn đề cốt lõi, tăng cường năng lực giải quyết các vấn đề kỹ thuật trong thực tế. Sau khi đã được học môn: “Kỹ thuật số và mạch lôgic” và được sự hướng dẫn của cô giáo Nguyễn Thị Minh em đã chọn đề tài: “Thiết kế hệ thống hẹn giờ cho thiết bị điện” làm đồ án môn học này. Với mục đích là vận dụng được những kiến thức điện tử số đã được học vào thiết kế những bài toán ứng dụng thực tế. Trong quá trình thực hiện đồ án không tránh khỏi những sai sót, em rất mong nhận được sự góp ý chỉ bảo thêm của thầy cô và bạn bè để có thể hoàn thiện hơn cho đề tài.

doc51 trang | Chia sẻ: lvbuiluyen | Lượt xem: 3109 | Lượt tải: 5download
Bạn đang xem trước 20 trang tài liệu Giáo trình PHP căn bản, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
Giáo trình PHP căn bản Đồ án mạch logic GVHD:Nguyễn Thị Minh MỤC LỤC Trang Lời nói đầu 02 Phần 1: Cơ sở lý thuyết đề tài 03 1- 1. Tổng quan về mạch số 03 1- 2. Các hàm logic cơ bản 04 1- 3. Mạch điện cổng TTL 07 1- 4. Mạch logic tổ hợp 12 1- 5. Mạch dãy 23 1- 6. Bộ đếm 28 1- 7. Bộ tạo xung clock IC NE555 38 Phần 2:Quá trình thiết kế và nguyên lý hoạt động 41 2- 1. Tổng quan đề tài 41 2- 2. Chức năng của hệ thống hẹn giờ cho thiết bị điện 42 2- 3. Sơ đồ khối của hệ thống hẹn giờ cho thiết bị điện 42 2- 4. Thiết kế chi tiết từng khối 43 2- 5 Sơ đồ nguyên lý hệ thống hẹn giờ cho thiết bị điện 48 Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 1 Đồ án mạch logic GVHD:Nguyễn Thị Minh LỜI NÓI ĐẦU T rong những năm gần đây công nghệ vi điện tử phát triển rất mạnh mẽ. Sự ra đời của các vi mạch cỡ lớn, cực lớn với giá thành giảm nhanh, khả năng lập trình ngày càng cao đã mang lại những thay đổi sâu sắc trong ngành kỹ thuật điện tử. Mạch số, ở những mức độ khác nhau đã và đang thâm nhập vào tất cả các thiết bị điện tử thông dụng và chuyên dụng. Vì vậy môn học: “Kỹ thuật số và mạch lôgic” sẽ giúp các sinh viên ngành điện tử tìm hiểu sâu sắc về điện tử số, nắm được những vấn đề cốt lõi, tăng cường năng lực giải quyết các vấn đề kỹ thuật trong thực tế. Sau khi đã được học môn: “Kỹ thuật số và mạch lôgic” và được sự hướng dẫn của cô giáo Nguyễn Thị Minh em đã chọn đề tài: “Thiết kế hệ thống hẹn giờ cho thiết bị điện” làm đồ án môn học này. Với mục đích là vận dụng được những kiến thức điện tử số đã được học vào thiết kế những bài toán ứng dụng thực tế. Trong quá trình thực hiện đồ án không tránh khỏi những sai sót, em rất mong nhận được sự góp ý chỉ bảo thêm của thầy cô và bạn bè để có thể hoàn thiện hơn cho đề tài. Em xin chân thành cảm ơn cô giáo Nguyễn Thị Minh đã chỉ bảo tận tình trong quá trình thực hiện đề tài này, cảm ơn tất cả mọi ý kiến đóng góp của thầy cô và bạn bè. Sinh viên thực hiện ! Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 2 Đồ án mạch logic GVHD:Nguyễn Thị Minh ĐỒ ÁN THIẾT KẾ MẠCH LOGIC Đề tài: “Thiết kế hệ thống hẹn giờ cho thiết bị điện” Giáo viên hướng dẫn: Nguyễn Thị Minh Sinh viên thực hiện: Nguyễn Đình Tuấn Lớp: 46K-ĐTVT, Khoa Công Nghệ PHẦN 1: CƠ SỞ LÝ THUYẾT ĐỀ TÀI 1- 1. Tổng quan về mạch số Các mạch xử lý tín hiệu chỉ ở mức cao và thấp gọi là mạch số. Căn cứ vào đặc điểm và chức năng logic, chúng ta phân loại mạch số thành hai loại chính: mạch tổ hợp và mạch dãy. 1- 1.1. Mạch tổ hợp Là mạch mà tín hiệu ra chỉ phụ thuộc vào tín hiệu vào. Phương trình tín hiệu ra của mạch: Yj = fj( X1, X2, … Xn ); j = 1÷ m Trong mạch có n đầu vào, m đầu ra. Các Xi (i = 1÷n ) là các tín hiệu vào, các tín hiệu Yj (j = 1÷ m) là tín hiệu ra. X = { X1, X2, ..., Xn } : Tập các tín hiệu vào. Y = { Y1, Y2, ..., Ym } : Tập hợp các tín hiệu ra. Lúc đó mô hình toán học hình 1.1,a được mô tả một cách tổng quát như hình 1.1,b. X1 Y1 X2 Mạch Y2 X3 tổ Y3 . . . hợp . . . Xn Ym  X Mạch Y tổ hợp 1.1,a 1.1,b Hình 1.1: Mô hình toán học của mạch tổ hợp. 1- 1.2. Mạch dãy Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 3 Đồ án mạch logic GVHD:Nguyễn Thị Minh Là mạch có tín hiệu ra phụ thuộc không những vào tín hiệu vào mà còn phụ thuộc trạng thái trong của mạch, nghĩa là mạch có lưu trữ, nhớ các trạng thái. Trong mạch dãy trạng thái đầu ra ổn định ở thời điểm xét bất kỳ không chỉ phụ thuộc vào trạng thái đầu vào thời điểm đó mà còn phụ thuộc cả vào trạng thái bản thân mạch điện ở thời điểm trước (trạng thái trong).Cấu trúc mạch như hình 1.2 X1 Z1 X2 Z2 i i X ----- Mạch tổ hợp ----- Z YL Y1  Mạch nhớ W1 WK Hình 1.2: Sơ đồ khối mạch dãy. Xét hình 1.2, X(x1, x2, ..., xi) là tín hiệu đầu và ở thời điểm xét tn, Z(z1, z2, ..., zj) là tín hiệu đầu ra ở tn, W (w1, w2, ..., wk) là tín hiệu đầu vào mạch nhớ ở tn (tức là tín hiệu kích đồng bộ của FF), Y(y1, y2, ..., yL) là tín hiệu ra mạch nhớ ở tn (tức là trạng thái hiện tại của FF). 1- 2. Các hàm logic cơ bản 1- 2.1. Hàm AND a. Ký hiệu: Ký hiệu của cổng AND như hình 1.3 Hình 1.3: Ký hiệu cổng AND. b. Bảng chân lí: Ta có bảng chân lí của hàm AND như sau (bảng 1.1): A B Z 0 0 0 0 1 0 1 0 0 1 1 1 Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 4 Đồ án mạch logic GVHD:Nguyễn Thị Minh Bảng 1.1: Bảng chân lí hàm AND c. Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng quát đầu ra của hàm AND như sau: f (x1,x2, ..., xn) = x1.x2...xn ; n = 1, 2, 3, ... Trong đó: f là đầu ra, xi là các đầu vào. Hàm AND là hàm có 1 hoặc nhiều đầu vào và có một đầu ra duy nhất. 1- 2.2. Hàm OR a. Ký hiệu: Ký hiệu của cổng OR như hình 1.4 Hình 1.4: Ký hiệu cổng OR. b. Bảng chân lí: Ta có bảng chân lí của hàm AND như sau (bảng 1.2): A B Z 0 0 0 0 1 1 1 0 1 1 1 1 Bảng 1.2: Bảng chân lí hàm OR. c. Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng quát đầu ra của hàm OR như sau: f (x1, x2, ..., xn) = x1 + x2 + ... + xn ; n = 1, 2, 3, ... Trong đó: f là đầu ra, xi là các đầu vào. Hàm OR là hàm có 1 hoặc nhiều đầu vào và có một đầu ra duy nhất. 1- 2.3. Hàm NOT a. Ký hiệu: Ký hiệu của cổng NOT như hình 1.5 Hình 1.5: Ký hiệu cổng NOT. Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 5 Đồ án mạch logic GVHD:Nguyễn Thị Minh b. Bảng chân lí: Ta có bảng chân lí của hàm NOT như sau (bảng 1.3): A Z 0 1 1 0 Bảng 1.3: Bảng chân lí hàm NOT c. Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng quát đầu ra của hàm NOT như sau: f (x) = x Trong đó: f là đầu ra, x đầu vào. Hàm NOT là hàm có đầu vào và đầu ra duy nhất. 1- 2.4. Hàm NOR a. Ký hiệu: Ký hiệu của cổng NOR như hình 1.6. Hình 1.6: Ký hiệu cổng NOR. b. Bảng chân lí: Ta có bảng chân lí của hàm NOR như sau (bảng 1.4): A B Z 1 1 0 0 1 0 1 0 0 0 0 1 Bảng 1.4: Bảng chân lí hàm NOR c. Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng quát đầu ra của hàm NOR như sau: f (x1, x2, ..., xn) = x1 + x2 + ... + xn ; với n = 1, 2, 3, ... Trong đó: f là đầu ra. xi là các đầu vào. Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 6 Đồ án mạch logic GVHD:Nguyễn Thị Minh nhất. Hàm NOR là hàm một hoặc nhiều đầu vào và có một đầu ra duy 1- 2.5. Hàm NAND a. Ký hiệu: Ký hiệu của cổng NAND như hình 1.7. Hình 1.7: Ký hiệu cổng NAND. b. Bảng chân lí: Ta có bảng chân lí của hàm NAND như sau (bảng 1.5): A B Z 1 1 0 0 1 1 1 0 1 0 0 1 Bảng 1.5: Bảng chân lí hàm NAND c. Phương trình đầu ra: Từ bảng chân lí ta có phương trình tổng quát đầu ra của hàm NAND như sau: f (x1, x2, ..., xn) = x1.x2 ... xn ; với n = 1, 2, 3, ... Trong đó: f là đầu ra, xi là các đầu vào. Hàm NAND là hàm một hoặc nhiều đầu vào và có một đầu ra duy nhất. 1- 3. Mạch điện cổng TTL (TRANSISTOR – TRANSISTOR - LOGIC) 1- 3.1. IC 74LS04: Mạch đảo a. Sơ đồ chân: Sơ đồ chân của 74LS04 như hình 1.8. Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 7 Đồ án mạch logic GVHD:Nguyễn Thị Minh b. Cấu tạo: Hình 1.8: Sơ đồ chân IC 74LS04 IC 74LS04 gồm 6 cổng NOT tích hợp trên một đế bán dẫn. Đầu vào của cổng NOT tại các chân: 1, 3, 5, 9, 11, 13, đầu ra tại các chân: 2, 4, 6, 8, 10, 12, chân 8 nối nguồn +5V, chân 7 nối đất. c. Nguyên tắc hoạt động: 74LS04 hoạt động như cổng NOT các lối ra Y là phủ định của lối vào A: Yi = Ai, i = 1, 2, …, 6. 1- 3.2. IC 74LS08: Mạch và a. Sơ đồ chân: Sơ đồ chân của 74LS08 như hình 1.9. b. Cấu tạo: Hình 1.9: Sơ đồ chân IC 74LS08 IC 74LS08 gồm 4 cổng AND 2 đầu vào tích hợp trên một đế bán dẫn. Đầu vào của cổng NOT tại các chân: 1 - 2, 4 - 5, 9 - 10, 12 - 13, đầu ra tại các chân: 3, 6, 8, 11, chân 8 nối nguồn +5V, chân 7 nối đất. c. Nguyên tắc hoạt động: Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 8 Đồ án mạch logic GVHD:Nguyễn Thị Minh 74LS08 hoạt động như cổng AND các lối ra Y là tích của 2 lối vào A và B: Yi = Ai.Bi, i = 1, 2, …, 4. 1- 3.3. IC 74LS32: Mạch hoặc a. Sơ đồ chân: Sơ đồ chân của 74LS32 như hình 1.10. b. Cấu tạo: Hình 1.10: Sơ đồ chân IC 74LS32 IC 74LS32 gồm 4 cổng OR 2 đầu vào tích hợp trên một đế bán dẫn. Đầu vào của cổng OR tại các chân: 1 - 2, 4 - 5, 9 - 10, 12 – 13, đầu ra tại các chân: 3, 6, 8, 11, chân 8 nối nguồn +5V, chân 7 nối đất. c. Nguyên tắc hoạt động: 74LS32 hoạt động như cổng OR các lối ra Y là tổng của 2 lối vào A và B: Yi = Ai + Bi, i = 1, 2, …, 4. 1- 3.4. IC 74LS02: Mạch hoặc phủ định a. Sơ đồ chân: Sơ đồ chân của 74LS02 như hình 1.11. b. Cấu tạo: Hình 1.11: Sơ đồ chân IC 74LS02 Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 9 Đồ án mạch logic GVHD:Nguyễn Thị Minh IC 74LS02 gồm 4 cổng NOR 2 đầu vào tích hợp trên một đế bán dẫn. Đầu vào của cổng NOR tại các chân: 2 - 3, 5 - 6, 8 - 9, 11 – 12, đầu ra tại các chân: 1, 4, 10, 13, chân 8 nối nguồn +5V, chân 7 nối đất. c. Nguyên tắc hoạt động: 74LS02 hoạt động như cổng NOR các lối ra Y là phủ định của tổng 2 lối vào A và B: Yi = Ai + Bi, i = 1, 2, …, 4. 1- 3.5. IC 74HC4075: Mạch hoặc a. Sơ đồ chân: Sơ đồ chân của 74HC4075 như hình 1.12. b. Cấu tạo: Hình 1.12: Sơ đồ chân IC 74HC4075 IC 74HC4075 gồm 3 cổng OR 3 đầu vào tích hợp trên một đế bán dẫn. Đầu vào của cổng OR tại các chân: 3 - 4 - 5, 1 - 2 - 8, 11 – 12 - 13, đầu ra tại các chân: 6, 9, 10, chân 8 nối nguồn +5V, chân 7 nối đất. c. Nguyên tắc hoạt động: 74HC4075 hoạt động như cổng OR các lối ra Y là tổng của 3 lối vào A , B và C: Yi = Ai + Bi + Ci, i = 1, 2, 3. 1- 3.6. IC 74HC4002: Mạch hoặc phủ định a. Sơ đồ chân: Sơ đồ chân của 74HC4002 như hình 1.13. Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 10 Đồ án mạch logic GVHD:Nguyễn Thị Minh b. Cấu tạo: Hình 1.13: Sơ đồ chân IC 74HC4002 IC 74HC4002 gồm 2 cổng NOR 4 đầu vào tích hợp trên một đế bán dẫn. Đầu vào của cổng NOR tại các chân: 2 - 3 - 4 - 5, 9 - 10 - 11, - 12, đầu ra tại các chân: 1,13, chân 8 nối nguồn +5V, chân 7 nối đất, chân 6 và 8 không nối với bên trong. c. Nguyên tắc hoạt động: 74HC4002 hoạt động như cổng NOR các lối ra Y là phủ định của tổng 4 lối vào A , B, C và D: Yi = Ai + Bi + Ci+ Di, i = 1, 2. 1- 3.7. IC 74LS11: Mạch và a. Sơ đồ chân: Sơ đồ chân của 74LS11 như hình 1.14. b. Cấu tạo: Hình 1.14: Sơ đồ chân IC 74LS11 IC 74LS11 gồm 3 cổng AND 3 đầu vào tích hợp trên một đế bán dẫn. Đầu vào của cổng AND tại các chân: 1 - 2 - 13, 3 - 4 - 5, 9 - 10 - 11, đầu ra tại các chân: 12,6, 8. Chân 8 nối nguồn +5V, chân 7 nối đất. c. Nguyên tắc hoạt động: Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 11 Đồ án mạch logic GVHD:Nguyễn Thị Minh 74LS11 hoạt động như cổng AND các lối ra Y là tích 3 lối vào A, B, C: Yi = Ai.Bi.Ci, i = 1, 2, 3. 1- 3.8. IC 74HC4072: Mạch hoặc a. Sơ đồ chân: Sơ đồ chân của 74HC4072 như hình 1.15. b. Cấu tạo: Hình 1.15: Sơ đồ chân IC 74HC4072 IC 74HC4072 gồm 2 cổng OR 4 đầu vào tích hợp trên một đế bán dẫn. Đầu vào của cổng OR tại các chân: 1 - 2 - 3 - 4 - 5 , 9 - 10 - 11 - 12, đầu ra tại các chân: 1 ,13. Chân 8 nối nguồn +5V, chân 7 nối đất, chân 8 và chân 6 không nối với bên trong. c. Nguyên tắc hoạt động: 74HC4072 hoạt động như cổng OR các lối ra Y là tổng 4 lối vào A, B, C, D: Yi = Ai + Bi + Ci + Di, i = 1, 2. 1- 4. Mạch logic tổ hợp 1- 4.1. Giải mã BCD sang LED 7 đoạn a. Cấu trúc và phân loại LED 7 đoạn: - LED 7 đoạn được cấu tạo bởi 7 đoạn LED có chung anode (AC) hay cathode (KC). Được sắp xếp thành hình số 8 vuông như hình 1.16,a: Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 12 Đồ án mạch logic GVHD:Nguyễn Thị Minh 1.16,b 1.16,a 1.16,c Hình 1.16: cấu tạo và chân ra của 1 LED 7 đoạn - Ngoài ra còn có một LED còn được đặt làm dấu phẩy thập phân cho số hiển thị, nó được điều khiển riêng biệt không qua mạch giải mã. Các chân ra của LED được sắp xếp thành hai hàng chân ở giữa mỗi hàng chân là A chung hay K chung, xem hình 1.16,b và 1.16,c. Hình 1.17: LED 7 đoạn loại anode chung và cathode chung cùng với mạch giải mã. - Để hiển thị 1 số nào đó thì các đèn LED tương ứng phải sang lên, do đó, các thanh LED đều phải được phân cực bởi các điện trở khoảng 180Ω đến 390Ω với nguồn cấp chuẩn thường là 5V. IC giải mã BCD sang LED 7 đoạn sẽ có nhiệm vụ nối các chân a, b,…, g của LED xuống mass hay lên nguồn (tuỳ A chung hay K chung), xem hình 1.17. - Điều khiển hiển thị LED 7 đoạn: + Đối với LED 7 đoạn anode chung để điều khiển 1 thanh nào đó sáng thì: phải cấp nguồn +5V (mức 1) ở Vcc, lối ra tương ứng của bộ giải mã BCD phải ở mức thấp: Tín hiệu điều khiển Hiển thị Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 13 Đồ án mạch logic GVHD:Nguyễn Thị Minh a b c d e f g 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 2 3 4 5 6 7 8 9 Bảng 1.6: Bảng trạng thái của LED 7 đoạn anode chung. Tín hiệu điều khiển Hiển thị a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 2 3 4 5 6 7 8 9 + Đối với LED 7 đoạn kathode chung để điều khiển 1 thanh nào đó sáng thì: phải nối mass (mức 0), ở cathode chung và cấp nguồn +5V (mức 1) ở lối ra tương ứng của bộ giải mã BCD: Bảng 1.7: Bảng trạng thái của LED 7 đoạn kathode chung. b. Thiết kế bộ giải mã BCD8421 sang LED 7 đoạn: - Phân tích yêu cầu: Xem sơ đồ khối hình 1.18. D Đầu C Bộ giải mã BCD sang LED 7 đoạn vào B A a b c Đầu d ra e f g Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 14 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 1.18: Bộ giải mã BCD 8421 sang LED 7 đoạn. Các đầu vào D, C, B, A là mã BCD8421 trong đó 6 trạng thái 1010 ÷ 1111 không được sử dụng, đánh dấu chéo để xử lí tối thiểu hoá. Tín hiệu đầu ra a, b, …, g là để kích sáng LED tương ứng của LED 7 đoạn. Ở đây ta thiết kế tín hiệu đầu ra của bộ giải mã ở mức tích cực thấp. - Kê bảng chân lí: D C B A A b c d e f g Số được hiển thị L L L L L L L H L L H L L L H H L H L L L H L H L H H L L H H H H L L L H L L H L L L L L L H H L L H H H H L L H L L H L L L L L H H L H L L H H L L L H L L H L L L H L L L L L L L L H H H H L L L L L L L L L L L H L L 0 1 2 3 4 5 6 7 8 9 Bảng 1.8: Bảng chức năng của bộ giải mã BCD8421 D C B A a b c d e f g 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 15 Đồ án mạch logic GVHD:Nguyễn Thị Minh 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 Bảng 1.9: Bảng chân lí của bộ giải mã BCD8421 Bảng chức năng 1.8 được liệt kê từ kết quả phân tích yêu cầu thiết kế. Các từ mã đầu vào của mã BCD8421 quyết định số được hiển thị. Nhưng do đầu ra của bộ giải mã ở mức thấp đèn LED mới sáng nên ta xác định sao cho: Mức thấp L: LED sáng; Mức cao H: LED tắt; Các LED sáng hình thành số được hiển thị. Bảng 1.9 là bảng chân lí tương ứng từ bảng 1.8 - Tối thiểu hoá: Dùng phương pháp hình vẽ. Chúng ta chọn dùng cổng NORAND trong sơ đồ. Do đó, đầu tiên ta tối thiểu hoá hàm đảo bằng dạng ORAND đối với giá trị 0 của hàm đầu ra, sau đó lấy đảo thì được dạng NORAND đối với các giá trị 1 của một hàm đầu ra. Bảng Karnaugh của các hàm ra như sau: Bảng 1.10. Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 16 Đồ án mạch logic GVHD:Nguyễn Thị Minh Bảng 1.10: Bảng Karnaugh của các đầu ra bộ giải mã BCD8421 Tối thiểu hoá bảng Karnaugh ta có các hàm ra như sau: a = D + B + CA + CA (dạng ORAND) Lấy đảo: a = D + B + CA + CA (dạng NORAND) b = C + BA + BA , b = C + BA + BA c = C + B + A, c = C + B + A d = D + CB + BA + CA + CBA, d = D + CB + BA + CA + CBA e = CA + BA, e = CA + BA f = D + CB + CA + BA, f = D + CB + CA + BA g = D + CB + CB + BA, g = D + CB + CB + BA - Sơ đồ logic: (hình 1.19). Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 17 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 1.19: bộ giải mã BCD8421 sang LED 7 đoạn: 1- 4.2. Thiết kế bộ dồn kênh MUX: 2Þ1: a. Phân tích yêu cầu: Sơ đồ khối: (hình 1.22) G D0 MUX: Y D1 2 1 A Hình 1.20: Sơ đồ khối của MUX: 2Þ1 MUX: 2Þ1: có 2 đầu vào dữ liệu D0 và D1 , 1 đầu vào điều khiển A, Y là đầu ra, G là đầu vào chọn chip (Cho phép bộ dồn kênh làm việc). Tuỳ thuộc vào tín hiệu điều khiển tín hiệu đầu ra sẽ được nối với một trong hai lối vào. b. Kê bảng chân lí: Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 18 Đồ án mạch logic GVHD:Nguyễn Thị Minh Khi G = 1 thì Y = 0, tức là bộ dồn kênh bị cấm, nó không làm việc. Khi G = 0 thì Y = 1 một trong 2 tín hiệu đầu vào được chọn. A D0 D1 G Y X L L H H X X L X H X X L X H H L L L L L L H L H Kênh nào được chọn phụ thuộc vào tín hiệu điều khiển. nếu A = 0 thì Y = D0, nếu A = 1 thì Y = D1. Bảng 1.11 và 1.12 là bảng chức năng của bộ dồn kênh. Bảng 1.11: Bảng chức năng của bộ dồn kênh. A G Y X L H H L L L D0 D1 Bảng 1.12: Bảng chức năng rút gọn c. Tối thiểu hoá: Từ bảng chức năng ta có phưng trình đầu ra Y như sau: Y = GAD0 + GAD1. d. Sơ đồ logic: (hình 1.21) Hình 1.21: Sơ đồ logic MUX: 2Þ1 1- 4.3. Một số IC logic tổ hợp Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 19 Đồ án mạch logic GVHD:Nguyễn Thị Minh a. IC 74LS47: - Sơ đồ chân: (hình 1.22) Hình 1.22: Sơ đồ chân ra 74LS47 A, B, C, D: các đầu vào BCD4821. RBI: đầu vào xoá gợn sóng. LT: đầu vào thử đèn LED. BI/RBO: đầu vào xoá hay đầu ra xoá gợn. a ÷ g: các đầu ra mức tích cực thấp. - Cấu trúc bên trong: Hình 1.23: Cấu trúc bên trong 74LS47 và dạng số hiển thị Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 20 Đồ án mạch logic GVHD:Nguyễn Thị Minh 74LS47 bộ giải mã BCB8241 sang LED 7 đoạn, đầu ra ở mức tích cực thấp. Cấu trúc bên trong xem hình 1.23. - Hoạt động: Hoạt động của 74LS47 được mô tả trong bảng 1.13. 74LS47 hoạt động giống như bộ giải mã BCD8421 sang LED 7 đoạn chỉ có một số chức năng khác: + Các đầu ra của bộ giải mã tác động ở mức thấp (0) thì LED tương ứng sang. + Ngoài 10 số từ 0 đến 9 được giải mã, mạch cũng còn giải mã 6 trạng thái khác, ở đây không dùng đến (ghi chú 2) + Để hoạt động giải mã xãy ra bình thường thì thì chân LT và BI/RBO phải ở mức cao. + Muốn thử đèn LED để các LED đều sáng hết thì đặt chân LT ở mức thấp (ghi chú 5). + Muốn xoá hết số (tắt hết LED) thì đặt chân BI/RBO ở mức thấp (ghi chú 3). Bảng 1.13: Bảng tóm tắt hoạt động IC 74LS47 b. IC 74LS157: - Sơ đồ chân: (hình 1.24) Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 21 Đồ án mạch logic GVHD:Nguyễn Thị Minh Hình 1.24: Sơ đồ chân của ICLS157 74LS157 là 4 MUX: 2Þ1 ghép với nhau, có chung tín hiệu điều khiển chọn kênh A/B (chân 1) và chung tín hiệu chọn chip G (chân 15). 1A, 1B, 2A, 2B, 3A, 3B, 4A, 4B là các đầu vào của 4 MUX. 1Y, 2Y, 3Y, 4Y là các đầu ra của 4 MUX. - Cấu trúc bên trong: Hình 1.25: Sơ đồ cấu trúc IC 74LS157 - Hoạt động: Hoạt động của 74LS157 được mô tả trong bảng 1.14. Đề tài:Thiết kế hệ thống hẹn giờ cho thiết bị điện SVTH: Nguyễn Đình Tuấn 22 Đồ án mạch logic GVHD:Nguyễn Thị Minh Bảng 1.14: Tóm tắt hoạt động của 74LS157. Hoạt động của 74LS157 giống như MUX: 2Þ1. Khi tín hiệu chân G ở mức thấp thì IC mới hoạt động. Lúc IC hoạt động nếu tín hiệu ở chân A/B là mức thấp thì các lối ra Y sẽ chọn dữ liệu ở các lối vào A tương ứng, còn tín hiệu chân A/B ở mức cao thì các lối ra Y sẽ chọn dữ liệu ở các lối vào B tương ứng. 1- 5. Mạch dãy 1- 5.1. Các bước thiết kế mạch dãy Quá trình thiết kế mạ
Luận văn liên quan