Luận văn Tổng quan về kỹ thuật tổng hợp tần số trực tiếp (DDS)

TÓM TẮT NỘI DUNG Đề tài hướng tới một cái nhìn tổng quan về kỹ thuật tổng hợp tần số trực tiếp (DDS). Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo và giải thích nguyên lý hoạt động của một hệ thống DDS (Direct Digital Syntherizer). Khi xem xét toàn bộ hệ thống DDS thì mối quan hệ giữa phổ đầu ra của hệ thống và nhiễu do ảnh hưởng của lấy mẫu, tái tạo tín hiệu, và do các hạn chế phải chấp nhận khi triển khai thực tế là vấn đề đầu tiên được quan tâm tìm hiểu. Tiếp đó là vấn đề sai số, các nguồn gây sai số và ảnh hưởng của sai số tới hiệu năng tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt méo, bộ lọc FIR, bộ lọc IIR, bộ lọc polyphase…..Những ứng dụng điều chế là một phần không thể thiếu khi nghiên cứu kỹ thuật DDS, vì vậy phần sau đề tài trình bày một số vấn đề về điều chế FSK, PSK, QAM dùng DDS. Ngoài những vấn đề lý thuyết trên, đề tài cũng dành một số trang để minh họa những ưu điểm nổi bật của kỹ thuật DDS, những xu thế phát triển nhằm hoàn thiện công nghệ DDS và những tiến bộ đạt được của một hệ thống tích hợp công nghệ DDS. MỤC LỤC MỞ ĐẦU 1 CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS 2 1.1 Những ưu điểm của DDS 2 1.2 Lý thuyết hoạt động 2 1.3 Xu hướng tích hợp chức năng 5 CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS 7 2.1 Lấy mẫu đầu ra thiết bị DDS 7 2.2 Khả năng chuyển pha và tần số của DDS 8 3.1 Xác định tốc độ điều chỉnh tối đa 9 3.2 Giao tiếp điều khiển DDS 9 CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS 11 3.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious performance) 11 3.2 Tác động của oversampling lên hiệu năng nhiễu vệt 12 3.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur) 13 3.3.1 Biên độ các vệt 14 3.3.2 Phân bố các vệt tạo bởi sự cắt pha 15 3.3.3 Tóm tắt về cắt bỏ phase 18 3.4 Các nguồn gây ra các vệt khác của DDS 19 3.5 Hiệu năng vệt giải rộng 20 3.6 Hiệu năng vệt giải hẹp 21 3.7 Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS 21 3.8 Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS 21 3.9 Xem xét bộ lọc đầu ra 24 3.9.1 Đáp ứng của họ Chebyshev 27 3.9.2 Đáp ứng của bộ lọc họ Gauss 28 3.9.3 Đáp ứng của họ Legendre 29 CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS 31 4.1 Lý thuyết điều chế số cơ bản 31 4.1.1 Các khái niệm cơ bản 31 4.1.2 Điều chế 33 4.2 Kiến trúc hệ thống và yêu cầu 35 4.3 Bộ lọc số 36 4.3.1 Bộ Lọc FIR 36 4.3.2 Bộ lọc IIR 38 4.4 DSP đa tốc 39 4.4.1 Tăng tốc 40 4.4.2 Giảm tốc 41 4.4.3 Chuyển đổi tốc độ với tỷ số n/m 43 4.4.4 Bộ lọc số 43 4.5 Xem xét đồng bộ dữ liệu vào và xung 47 4.6 Các phương thức mã hóa dữ liệu và triển khai DDS 49 4.6.1 Mã hóa FSK 49 4.6.2 Mã hóa PSK 50 4.6.3 Mã hóa QAM 51 4.6.4 Quadrature up-conversion 52 CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM 54 5.1 Giới thiệu chip DDS AD9835 54 5.2.1 Lý thuyết hoạt động 54 5.2.2 Giao tiếp với vi điều khiển 55 5.2 Mạch tạo dao động sử dụng AD8935 56 5.2.1 Sơ đồ nguyên lý 56 5.2.2 Sơ đồ mạch in: 58 5.2.3 Mạch triển khai thực tế 59 KẾT LUẬN 60 DANH SÁCH CÁC HÌNH VẼ Hình 1: Sơ đồ một bộ tổng hợp tần số trực tiếp đơn giản 3 Hình 2: Hệ thống DDS có thể điều chỉnh tần số 3 Hình 3: Tín hiệu chuyền qua một hệ DDS. 4 Hình 4: Kiến trúc DDS 12 bít với các chức năng phụ 5 Hình 5: Phân tích phổ đầu ra của DDS 7 Hình 6: Tác động của độ phân giải DAC 11 Hình 7: Tác động của oversampling lên SQR 12 Hình 8: Sai số do cắt bít và “bánh” pha 13 Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại 14 Hình 10: Mẫu từ điều chỉnh không gây ra phase truncation spur 15 Hình 11: Dãy tích lũy pha 15 Hình 12: Hoạt động của từ cắt bỏ 17 Hình 13: Phổ của dãy từ bị cắt bỏ 18 Hình 14: Vùng Nyquist và ánh xa của các tần số bên ngoài băng Nyquist 19 Hình 15: Tác động của sự biến động xung hệ thống 23 Hình 16: Phổ đầu ra DDS 24 Hình 17: Bộ lọc anti-alias 25 Hình 18: Đáp ứng miền thời gian 25 Hình 19: Đáp ứng miền tần số 26 Hình 20: Đáp ứng của các bộ lọc họ Chebyshev 27 Hình 21: Đáp ứng bộ lọc họ Gaussian 29 Hình 22: Đáp ứng họ Legendre 29 Hình 23: Phổ băng thông cở sở một phía 32 Hình 24: Phổ băng thông cở sở hai phía 32 Hình 25: Phổ băng cơ sở phức 32 Hình 26: Phổ băng thông dải 33 Hình 27: Cấu trúc điều chế cơ bản 34 Hình 28: Cấu trúc điều chế số cơ bản 34 Hình 29: Cấu trúc điều chế DDS cơ bản 35 Hình 30: Bộ điều chế DDS 35 Hình 31: Bộ lọc FIR dạng đơn giản 36 Hình 32: Đáp ứng tần số bộ lọc FIR cho a0 = a1 = 0.5 37 Hình 33: Bộ lọc FIR n-taps 37 Hình 34: Bộ lọc IIR đơn giản 38 Hình 35: Bộ lọc IIR nhiều tap 39 Hình 36: Bộ tăng tốc đơn giản 40 Hình 37: Sự tăng tốc biễu diễn trong miền tần số 40 Hình 38: Bộ giảm tốc đơn giản 41 Hình 39: Quá trình tăng tốc xem trong miền tần số 42 Hình 40: Bộ chuyển đổi tốc độ n/m 43 Hình 41: Bộ tích phân và bộ Comp cơ bản 44 Hình 42: Đáp ứng tần số của bộ lọc CIC cơ bản 45 Hình 43: Tăng tốc và hạ tốc dùng CIC 45 Hình 44: Đáp ứng tần số của bộ lọc CIC cơ bản 46 Hình 45: Bộ tăng tốc Triple Cascade CIC 46 Hình 46: Bộ giảm tốc CIC trễ gấp hai 47 Hình 47: So sách đáp ứng bộ lọc CIC sau khi sửa đổi 47 Hình 48: Sơ đồ khối điều chế chung 48 Hình 49: Bộ mã hóa FSK dùng DDS 49 Hình 50: Bộ mã hóa ramped FSK dùng DDS 49 Hình 51: Chòm sao 16QAM 51 Hình 52: Quadrature up-converter 52 Hình 53. Sóng Cos 54 Hình 54: Nguồn và mạch dao động 56 Hình 55: Sơ đồ mắc AT89C2051 57 Hình 56: Sơ đồ ghép nối máy tính qua cổng COM 57 Hình 57: Sơ đồ mắc AD9835 58 Hình 58: Sơ đồ mạch in 58 Hình 59: Mạch ứng dụng chip DDS AD9835 59 MỞ ĐẦU Thực tế, kỹ thuật DDS trước đây chủ yếu dành riêng cho các ứng dụng quân sự, vì nó đắt, khó triển khai và yêu cầu bộ chuyển đổi số - tương tự tốc độ cao. Vì sự tiến bộ của công nghệ mạch tích hợp, DDS đã trở thành sự lựa chọn khác bên cạnh công nghệ vòng khóa pha để tạo ra tần số đầu ra nhanh trong các ứng dụng dùng tổng hợp tần số. Vì được xây dựng bằng phương pháp xử lý số nên DDS cho phép thực hiện điều chế dễ dàng. Gần đây, những tiến bộ trong công nghệ sản xuất IC, đặc biệt là CMOS, cùng với sự phát triển của các thuật toán DSP đã cung cấp giải pháp chip DDS cho các hệ thống con xử lý tín hiệu số và truyền thông phức tạp như là điều chế, giải điều chế, tạo dao động nội, máy phát xung khả trình, máy phát chirp1). Phạm vi ứng dụng DDS ngày càng mở rộng, bao gồm cable modems, các thiết bị đo, các máy tạo sóng tùy ý, trạm tế bào cơ sở và nhiều ứng dụng khác nữa. Mục đích của đề tài này là tiếp cận công nghệ DDS, trên cơ sở tìm hiểu cấu tạo, nguyên lý hoạt động, các nguồn sai số trong một hệ thống DDS và những khả năng ứng dụng rộng lớn của DDS. Trên cơ sở đó giúp cho trong tương lai có thể triển khai được một hệ thống DDS trên FPGA, hay xa hơn có thể dùng DDS để tích hợp vào các hệ thống khác như là vòng khóa pha, các ứng dụng điều chế và giải điều chế… Em xin gửi lời cảm ơn chân thành nhất đến PGS.TS Ngô Diên Tập, người đã tận tình hướng dẫn và giúp đỡ em rất nhiều trong quá trình làm luận văn. Em cũng xin gửi lời cảm ơn tới toàn thể các thầy cô giáo trong Khoa Điện tử - Viễn thông đã giúp đỡ em hoàn thành luận văn này. ---------------------------------------------- CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS Tổng hợp tần số là một kỹ thuật sử dụng các khối xử lý tín hiệu số để tạo ra một tín hiệu đầu ra có thể điều chỉnh được về tần số và pha tham chiếu từ một nguồn xung cố định, có độ chính xác cao. Về bản chất, tần số tham chiếu được chia xuống trong khối DDS bằng hệ số tỷ lệ đặt trước trong một từ nhị phân lập trình được.Từ nhớ này có chiều dài từ 24 đến 48 bits, cho phép khối DDS triển khai có khả năng cung cấp độ phân giải tần số cực cao. Sản phẩm DDS ngày nay được đóng trong các khối nhỏ, tích hợp nhiều chức năng hiệu suất cao và giá cả cạnh tranh, nhanh chóng dần trở thành một lựa chọn bên cạnh giải pháp tổng hợp tần số truyền thống tương tự. Sự tích hợp bộ chuyển đổi số tương tự hiệu suất- tốc độ cao và kiến trúc DDS vào trong một chịp đơn cho phép công nghệ này đạt tới phạm vi ứng dụng rộng hơn và cung cấp một sự lựa chọn hấp dẫn khác với bộ tổng hợp tần số tương tự dựa trên PLL. Trong nhiều ứng dụng, giải pháp DDS giữ một vài ưu điểm khác biệt so với bộ tổng hợp tần số tương tự dùng mạch PLL. Những ưu điểm của DDS Tần số đầu ra độ phân giải cỡ micro Hz, khả năng điều chỉnh góc pha, tất cả đều được thực hiện bằng điều khiển số. Tốc độ bước nhảy cực kỳ cao trong quá trình điều chỉnh pha và tần số, bước nhảy tần số có pha liên tục. Kiến trúc DDS số loại bỏ việc tinh chỉnh bằng tay liên quan đến những vấn đề về tuổi thọ linh kiện và tác động của nhiệt độ như xảy ra trong tổng hợp tương tự. Giao tiếp điều khiển số của DDS tạo ra một môi trường nơi chúng ta có thể thực hiện điều khiển từ xa, tối ưu bằng vi điều khiển. Khi được sử dụng như một bộ tổng hợp vuông pha, DDS cho hai tín hiệu lối ra I và Q cực kì khớp với nhau. Lý thuyết hoạt động Trong dạng đơn giản nhất, một bộ tổng hợp tần số có thể được triển khai từ một xung tham chiếu chính xác, một bộ đếm địa chỉ, một bộ nhớ chỉ đọc lập trình được, và một bộ chuyển đổi D/A.
Hình 1: Sơ đồ một bộ tổng hợp tần số trực tiếp đơn giản Trong trường hợp này, thông tin biên độ số cái tương đương với một chu kỳ đầy đủ của sóng sin được lưu trong PROM. PROM do đó có chức năng giống như một bảng tra cứu hàm sin. Bộ đếm địa chỉ nhảy tới từng vị trí nhớ, và nội dung về biên độ sóng sin được đưa tới bộ chuyển đổi D/A tốc độ cao. Khối này tạo ra tín hiệu hình sin tương tự, tương ứng với từ lối vào số từ PROM. Tần số đầu ra của DDS triển khai theo mô hình này phụ thuộc vào: Tần số của xung đồng hồ tham chiếu. Kích cỡ bước nhảy sóng sin, cái được lập trình vào trong PROM. Độ chính xác, độ mịn và công suất AC của đầu ra của kiến trúc đơn giản này là khá tốt, song nó thiếu sự điều chỉnh linh hoạt. Tần số đầu ra chỉ có thể thay đổi nếu thay đổi tần số xung tham chiếu hoặc lập trình lại PROM. Nếu ta đưa vào bộ tích lũy pha, kiến trúc này trở thành một máy phát dao dộng điều khiển số, là lõi của thiết bị DDS mềm dẻo, linh động.
Hình 2: Hệ thống DDS có thể điều chỉnh tần số Ở đây một bộ đếm biến N bít và thanh ghi pha đã thay thế bộ đếm địa chỉ, chức năng nhớ làm cho khối này giống như một vòng pha trong kiến trúc DDS. Để hiểu chức năng cơ bản này, ta xem dao động sóng sin giống như một véc-tơ quay quanh một vòng pha. Mỗi điểm trên vòng pha tương ứng với những điểm trên dạng sóng sin. Khi véc-tơ quay quanh bánh xe, dạng sóng sin được tạo ra. Một vòng quay của véc-tơ xung quanh bánh xe dẫn tới một chu kỳ của sóng sin tại đầu ra. Bộ tích lũy pha được dùng để cung cấp một sự tương đương với sự quay tuyến tính của véc-tơ xung quanh bánh pha. Giá trị trong bộ tích lũy pha tương ứng với các điểm trên một chu kỳ đầu ra của sóng sin. Số điểm pha rời rạc chứa trong một vòng pha được quyết định bởi độ phân giải của bộ tích lũy pha. Đầu ra của bộ tích lũy pha là tuyến tính và không thể được sử dụng trực tiếp để tạo ra sóng sin hoặc bất kì một dạng khác trừ một đường dốc. Do đó một bảng tra cứu pha- biên độ được sử dụng để chuyển đổi từ phiên bản bị cắt xén của giá trị đầu ra tức thời của bộ tích lũy pha thành giá trị biên độ sóng sin cái sau đó được đưa tới bộ D/A. Hầu hết kiến trúc DDS khai thác tính chất đối xứng tự nhiên của sóng sin và dùng logic ánh xạ để tổng hợp một chu kỳ sóng sin đầy đủ từ ¼ chu kỳ dữ liệu từ bộ tích lũy pha. Bảng tra cứu pha – biên độ tạo ra tất cả dữ liệu cần thiết bằng cách đọc qua đọc lại bảng tra cứu.
Hình 3: Tín hiệu chuyền qua một hệ DDS. Bộ tích lũy pha thực sự là một mô-đun đếm M bít, nó tăng giá trị được lưu trong nó mỗi khi nhận một xung clock. Giá trị được cộng vào được xác định bởi một từ số chứa trong thanh ghi delta phase. Từ trong thanh ghi delta phase tạo nên kích thước bước pha, nó tác động tới số các điểm bỏ qua trên một vòng pha. Kích thước bước nhảy càng lớn bộ tích lũy pha càng nhanh tràn và sóng sin tạo ra càng nhanh hơn, dẫn tới ta sẽ có. Fout = (M (REFCLK))/ 2N Ở đây: Fout là tần số ra của DDS. M là từ điều chỉnh nhị phân. REFCLK là tần số xung tham chiếu trong (xung hệ thống). N là chiều dài số bít của bộ gia tốc pha. Thay đổi giá trị của M trong thanh ghi DDS dẫn tới sự thay đổi lập tức tần số đầu ra (pha vẫn liên tục). Trong các ứng dụng thực tế, giá trị của M, hay từ điều chỉnh tần số được nạp vào trong một thanh ghi nối tiếp nạp theo byte trước khi đưa vào thanh ghi delta phase (song song). Điều này nói chung là để tối thiếu số chân của thiết bị DDS. Ngay khi thanh ghi đệm được nạp xong và thanh ghi delta phase được kích thì DDS sẽ thay đổi tần số đầu ra. Nói chung giới hạn thay đổi tần số đầu ra là thời gian nạp thanh ghi đệm và chạy nó. Vậy rõ ràng là giao tiếp tải byte song song tăng cường khả năng nhảy tần số. Xu hướng tích hợp chức năng
Hình 4: Kiến trúc DDS 12 bít với các chức năng phụ Ưu điểm của kiến trúc DDS thuần số, đó là các khối chức năng số có thể dễ dàng thêm vào lõi để tăng cường khả năng của thiết bị. Với mục đích sử dụng chung, thiết bị DDS sẽ được tích hợp một bộ DAC để cung cấp tín hiệu đầu ra tương tự. Các thiết bị DDS bây giờ được tích hợp DAC 10bit hỗ trợ tốc độ REFCLK lên tới 180Mhz. Chip DDS tối tân hiện nay đạt tốc độ xung 300MHz với ADC 12bit. Cùng với việc tích hợp DAC, giải pháp DDS thông thường còn chứa thêm các khối thực hiện đa dạng các hoạt động trên tín hiệu. Những khối này cũng cấp mức tính năng cao hơn mở rộng khả năng điều khiển của người sử dụng. Sơ đồ khối của một DDS hiện đại như trong hình 4. Chức năng cơ bản của các khối như sau: Chức năng nhân REFCLK có thể lập trình, nó nhân tần số xung tham chiếu ngoài, do đó giảm yêu cầu về tốc độ xung tham chiếu. Khối này cũng tăng cường khả năng của thiết bị sử dụng nguồn xung hiện có. Thêm một bộ cộng phía sau khối gia tốc pha, cho phép tín hiệu ra trễ pha tương ứng với pha trễ đặt trong thanh ghi chỉnh pha. Độ dài mạch cộng xác định số bít của từ chỉnh pha, trong kiến trúc này là 14 bít. Một khối SINC đảo được thêm vào trước bộ DAC bù cho đáp ứng SINC vì đáp ứng đầu ra do lượng tử. Nhờ đó cung cấp biên độ đầu ra trong một giải rộng. Một bộ nhân được chèn vào giữa bảng tra cứu SIN và bộ DAC, cho phép điều chế biên độ đầu ra. Một bộ chuyển đổi D/C có thể được thêm vào để cung cấp đầu ra cos. Nó cho phép thiết bị DDS cung cấp đầu ra I&Q, khớp chính xác về tần số pha và biên độ. Khối ADC này có thể được điều khiển bằng giao tiếp để có thể được sử dụng với đa dạng ứng dụng. Một bộ so sánh tốc độ cao có thể được tích hợp để thiết bị thuận tiện sử dụng như máy phát tần số. Bộ so sánh được cấu hình để chuyển đổi sóng sin đầu ra thành dạng sóng vuông. Thanh ghi pha và tần số có thể được thêm vào cho phép từ pha và tần số có thể tiền lập trình và nội dung của nó có thể được thực thi qua một chân điều khiển đơn. Cấu hình này cũng hỗ trợ điều chế khóa dịch pha với chân lối vào được lập trình “mark” hoặc “space”. Các thiết bị DDS đã được sản xuất với đầy đủ các tính năng trên và nhiều tính năng khác nữa, hỗ trợ tốc độ đồng hồ bên trong lên tới 300MHz. Tính phổ biến của giải pháp DDS là vì chip với hiệu suất và chức năng trên được bán với giá hợp lý và được đóng trong một gói tương đối nhỏ. --------------------------- CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS Lấy mẫu đầu ra thiết bị DDS Phổ của tín hiệu đầu ra được minh họa trong hình vẽ sau:
Hình 5: Phân tích phổ đầu ra của DDS Ở đây xung lấy mẫu là 300Mhz và xung đầu ra là 80Mhz. Theo lý thuyết của Nyquist cần tối thiếu hai mẫu trên một chu kỳ để tái tạo lại tín hiệu đầu ra mong đợi. Các ảnh đáp ứng, của phổ tín hiệu đầu ra được lấy mẫu, tại các tần số Fclk +/- Fout. Trong ví dụ này ảnh của nó lần lượt ở 220 Mhz, 380 Mhz, 520 Mhz…. Lưu ý nó không xuất hiện tại nguyên lần tần số lấy mẫu. Trong trường hợp fout vượt quá fclk, ảnh thứ nhất sẽ xuất hiện bên trong băng thông Nyquist như một ảnh chồng phổ. Ảnh chồng phổ này không thể lọc khỏi đầu ra bằng bộ lọc triệt chồng phổ Nyquist truyền thống. Trong các ứng dụng DDS đặc trưng, một bộ lọc thông thấp được dùng để triệt đáp ứng ảnh trong phổ đầu ra. Để giữ yêu cầu cutoff trong bộ lọc thông thấp chúng ta phải chấp nhận giới hạn băng thông fout tới xấp xỉ 40% tần số xung chuẩn. Điều này thuận tiện cho việc dùng bộ lọc thông thấp kinh tế hơn trong triển khai lọc đầu ra. Như ở trong hình vẽ biên độ của fout và ảnh đáp ứng được bao bởi đáp ứng Sinc(X). Điều này là vì tính chất lượng tử của đầu ra được lấy mẫu. Biên độ của thành phần cở bản và bất cứ ảnh nào của nó có thể tính được sử dụng công thức Sin(X)/X. Với hàm đáp ứng cuộn, biên độ của đầu ra cơ bản sẽ giảm ngược với sự tăng tần số điều chỉnh của nó. Như đã đề cập ở trên, kiến trúc DDS có thể bao gồm một bộ lọc Sinc đảo để bù cho hiệu ứng Sinc và duy trì một biên độ đầu ra phẳng từ bộ DAC trên băng thông lên tới 45% xung chuẩn hay 80% băng thông Nyquist. Điều quan trọng là phải lưu ý rằng, trong đường cong đáp ứng sinc biên độ của ảnh đầu tiên là đáng kể. Điều quan trọng để tạo ra dư án tần số ứng dụng DDS và phân tích phổ là xem xét đáp ứng ảnh và đáp ứng biên độ tại fout mong đợi và tần số fclock. Những điều không bình thường khác trong phổ đầu ra, như là sai số tuyến tính tích phân vi phân của bộ chuyển đổi DAC, và các yếu tố khác sẽ không tuân theo đáp ứng Sinc(X). Những điều không bình thường này sẽ xuất hiện như là các họa, và năng lượng vệt trong phổ đầu ra và sẽ tạo ra biên độ bé hơn nhiều so với biên độ đáp ứng ảnh. Nền nhiễu nói chung của thiết bị DDS được xác định bởi sự chồng chập của nhiễu nền , nhiễu nhiệt, nối đất và đa dạng các nguồn gây nhiễu khác. Nền nhiễu, công suất vệt, công suất jitter1) của thiết bị DDS là chịu ảnh hưởng rất lớn của bố trí của bo mạch, chất lượng nguồn nuôi và chất lượng xung tham chiếu. Khả năng chuyển pha và tần số của DDS Tính toán từ điều chỉnh tần số Tần số đầu ra của thiết bị DDS được xác định theo công thức: Fout = (M (REFCLK))/ 2N Ở đây: Fout là tần số ra của DDS. M là từ điều chỉnh nhị phân. REFCLK là tần số xung tham chiếu trong (xung hệ thống). N là chiều dài số bít của bộ gia tốc pha. Chiều dài của bộ tích lũy pha chính là chiều dài của từ điều chỉnh tần số, cái sẽ xác định mức độ độ phân giải tần số của DDS. Biết Fout biết N và tần số xung chuẩn ta có thể xác định giá trị trong từ điều chỉnh tần số, nạp giá trị này vào thanh ghi điều khiển tần số ta thu được đầu ra mong đợi. Xác định tốc độ điều chỉnh tối đa Tốc độ điều chỉnh của một thiết bị DDS xác định bởi cấu hình nạp được lựa chọn, từ nối tiếp hay là byte song song, và tốc độ của giao tiếp điều khiển. Trong một vài ứng dụng, tốc độ điều chỉnh tần số tối đa là cần thiết. Với các ứng dụng như là GMSK (Gaussian minimum shift keying) và điều chế ramped-FSK2), yêu cầu tốc độ điều chỉnh tần số tối đa để hỗ trợ chuyển hình dạng phổ giữa các tần số điều chế. Khi từ điều chỉnh được nạp bởi giao tiếp điều khiển, sự ép buộc cập nhật tần số là phụ thuộc tốc độ cổng giao tiếp điều khiển. Đặc trưng, một thiết bị DDS sẽ cung cấp quá trình nạp song song thuận tiện cho việc lấy dữ liệu vào thanh ghi điều khiển ở tốc độ cao hơn. Tốc độ đồng hồ xung dữ liệu điều khiển là 100 Mhz được hỗ trợ giao tiếp nạp byte song song. Điều này có nghĩa một từ mới có thể được đưa tới đầu ra thiết bị mỗi 10 ns. Đầu ra liên tục về pha của chuyển tần số của DDS là phù hợp với những ứng dụng nhảy tần số tốc độ cao. Thiết bị DDS cũng thường cung cấp một tập các thanh ghi, có thể tiền lập trình từ điều chỉnh. Nội dung của thanh ghi này được điều khiển thực thi từ một chân ngoài của thiết bị. Điều này cung cấp tốc độ chuyển tần số cực nhanh giữa các giá trị tần số lập trình trước. Cách bố trí này là đặc biệt phù hợp cho ứng dụng điều chế FSK, ở đây tần số “mark” và “space” có thể được lập trình trước. Khi sử dụng thanh ghi lập trình trước, tốc độ chuyển tần số có thể lên tới 250 Mhz. Giao tiếp điều khiển DDS Tất cả các chức năng, đặc tính, và cấu hình của thiết