Đề tài Ngôn ngữ lập trình phần cứng VHLD

Mục lục Trang Mục lục.............................................................................................................- 0 - Danh mục hình: ...............................................................................................- 2 - Danh mục bảng:...............................................................................................- 4 - Chương 1: Giới thiệu .......................................................................................- 5 - 1.1. Giới thiệu về VHDL..........................................................................- 5 - 1.2. Giới thiệu công nghệ (và ứng dụng) thiết kế mạch bằng VHDL. ...- 6 - 1.2.1 Ứng dụng của công nghệ thiết kế mạch bằng VHDL ...................- 6 - 1.2.2 Quy trinh thiết kế mạch bằng VHDL. ..........................................- 6 - 1.2.3. Công cụ EDA..............................................................................- 7 - 1.2.4. Chuyển mã VHDL vào mạch. ......................................................- 8 - Chương 2. Cấu trúc mã .................................................................................- 11 - 2.1. Các đơn vị VHDL cơ bản. ..............................................................- 11 - 2.2. Khai báo Library............................................................................- 11 - 2.3. Entity ( thực thể).............................................................................- 13 - 2.4. ARCHITECTURE ( cấu trúc). ......................................................- 13 - 2.5. Các ví dụ mở đầu............................................................................- 16 - Chương 3: Kiểu dữ liệu .................................................................................- 19 - 3.1. Các kiểu dữ liệu tiền định nghĩa. ...................................................- 19 - 3.2. Các kiểu dữ liệu người dùng định nghĩa........................................- 22 - 3.3. Các kiểu con (Subtypes). ................................................................- 22 - 3.4. Mảng (Arrays). ...............................................................................- 23 - 3.5. Mảng cổng ( Port Array)................................................................- 26 - 3.6. Kiểu bản ghi (Records)...................................................................- 27 - 3.7. Kiểu dữ liệu có dấu và không dấu ( Signed and Unsigned). .........- 27 - 3.8. Chuyển đổi dữ liệu..........................................................................- 28 - 3.9. Tóm tắt. ...............................................................................................- 30 - 3.10. Các ví dụ. ...........................................................................................- 30 - Chương 4: Toán tử và thuộc tính. .................................................................- 35 - 4.1. Toán tử............................................................................................- 35 - 4.1.1 Toán tử gán. .............................................................................- 35 - 4.1.2 Toán tử Logic. ..........................................................................- 35 - 4.1.3 Toán tử toán học.......................................................................- 35 - 4.1.4 Toán tử so sánh. .......................................................................- 36 - 4.1.5 Toán tử dịch. ............................................................................- 36 - 4.2. Thuộc tính.......................................................................................- 36 - 4.1.1. Thuộc tính dữ liệu. ....................................................................- 36 - 4.1.2. Thuộc tính tín hiệu. ...................................................................- 37 - 4.3. Thuộc tính được định nghĩa bởi người dùng.................................- 37 - 4.4. Chồng toán tử. ................................................................................- 37 - 4.5. GENERIC. ......................................................................................- 38 - 4.6. Ví dụ.....................................................................................................- 38 - Chương 5: Mã song song ...............................................................................- 43 - 5.1. Song song và tuần tự. .....................................................................- 43 - 5.1.1. Mạch tổ hợp và mạch dãy. ........................................................- 43 - 5.1.2. Mã song song và mã tuần tự. ....................................................- 43 - 5.2. Sử dụng các toán tử. .......................................................................- 44 - 5.3. Mệnh đề WHEN. ............................................................................- 45 - ThiÕt kÕ vi m¹ch b»ng VHDL - 1 - 5.4. GENERATE. ..................................................................................- 51 - 5.5. BLOCK. ..........................................................................................- 52 - 5.5.1. Simple BLOCK .........................................................................- 52 - 5.5.2. Guarded BLOCK ......................................................................- 53 - Chương 6: Mã tuần tự ...................................................................................- 55 - 6.1. PROCESS .......................................................................................- 55 - 6.2. Signals và Variables. ......................................................................- 56 - 6.3. IF. ....................................................................................................- 56 - 6.4. WAIT. .............................................................................................- 58 - 6.5. CASE...............................................................................................- 61 - 6.6. LOOP. .............................................................................................- 65 - 6.7. Bad Clocking. .................................................................................- 70 - 6.8. Sử dụng mã tuần tự để thiết kế các mạch tổ hợp. .........................- 72 - Chương 7: Signal và Variable .......................................................................- 75 - 7.1. CONSTANT. ..................................................................................- 75 - 7.2. SIGNAL. .........................................................................................- 75 - 7.3. VARIABLE ....................................................................................- 77 - 7.4. Số thanh ghi. ...................................................................................- 83 - Chương 8: Máy trạng thái.............................................................................- 92 - 8.1. Giới thiệu. .......................................................................................- 92 - 8.2. Thiết kế theo kiểu 1 (thiết kế theo mô hình may moore)...............- 93 - 8.3. Thiết kế kiểu 2. ...............................................................................- 99 - 8.4. Kiểu mã hoá: từ nhị phân sang Onehot. ......................................- 109 - Chương 9: Thiết kế thêm các mạch.............................................................- 111 - 9.1. Barrel Shifter. ...............................................................................- 111 - 9.2. Bộ so sánh không dấu và có dấu. .................................................- 113 - 9.3. Bộ cộng Carry Ripple và bộ cộng Carry Look Ahead. ...............- 115 - 9.4. Bộ chia dấu chấm tĩnh. .................................................................- 119 - 9.5. Bộ điều khiển máy bán hàng. .......................................................- 122 - 9.6. Bộ nhận dữ liệu nối tiếp. ..............................................................- 125 - 9.7. Bộ chuyển song song thành nối tiếp. ............................................- 127 - 9.8. Trò chơi trên led 7 thanh. ............................................................- 128 - 9.9. Bộ phát tín hiệu. ...........................................................................- 131 - 9.10. Thiết kế bộ nhớ. ........................................................................- 133 - Tài liệu tham khảo:......................................................................................- 138 - Phân công công việc:............................................ Error! Bookmark not defined. ThiÕt kÕ vi m¹ch b»ng VHDL - 2 - Danh mục hình: Trang Hình 1.1. Tóm tắt quy trình thiết kế VHDL .............................................- 7 - Hinh 1.2.a. Sơ đồ tổng quát về bộ cộng đầy đủ .......................................- 8 - Hình 1.2.b. Bảng chân lý của bộ cộng đầy đủ .........................................- 8 - Hình 1.3. Mã thiết kế bộ cộng.................................................................- 9 - Hình 1.4.a.Các ví dụ về sơ đồ mạch có thể có ứng với mã như hình 1.3 ..- 9 - Hình 1.4.b: Kết quả mô phỏng bộ cộng được thiết kế theo hình 1.3 ......- 10 - Hình 2.2: Các phần cơ bản của một Library.........................................- 12 - Hình 2.3. Các chế độ tín hiệu Hình 2.4. Cổng NAND ..........- 13 - Hình 2.5.a. Sơ đồ của trigo RS ............................................................- 15 - Hình 2.5.b. Sơ đồ của DFF không đồng bộ...........................................- 17 - Hình 2.6: Kết quả mô phỏng của ví dụ 2.1............................................- 17 - Hình 2.7. DFF kết hợp với cổng NAND ................................................- 18 - Hình 2.8. Kết quả mô phỏng của ví dụ 2.2 ............................................- 18 - Hình 3.1: Minh họa scalar (a), 1D (b), 1Dx1D (c), và 2D (d) ...............- 23 - Hình 3.2. M ạch được suy ra từ mã của v í dụ 3.2.................................- 33 - Hình 3.2.a. Kết quả mô phỏng cho đoạn mã 1của ví dụ 3.2 ..................- 33 - Hình 3.2.b. Kết quả mô phỏng cho đoạn mã 1của ví dụ 3.2 ..................- 33 - Hình 3.3. Bộ cộng 4 bit cho ví dụ 3.3....................................................- 33 - Hình 3.4 Kết quả mô phỏng cho ví dụ 3.3 .............................................- 34 - Hình 4.1. Bộ mã hoá cho ví dụ 4.1........................................................- 39 - Hình 4.2 Mô phỏng kết quả của bộ mã hoá...........................................- 40 - Hình 4.3. Bộ phát hiện bít chãn lẻ ........................................................- 40 - Hình 4.4. Mô phỏng kết quả của hình 4.2 .............................................- 41 - Hình 4.5. Bộ phát bit chẵn lẻ của ví dụ 4.3 ...........................................- 41 - Hình 4.6. Mô phỏng kết quả của ví dụ 4.3 ............................................- 42 - Hình 5.1. Mạch tổ hợp và mạch dãy .....................................................- 43 - Hình 5.2. Bộ dồn kênh ..........................................................................- 44 - Hình 5.3. Mô phỏng kết quả của ví dụ 5.1 ............................................- 45 - Hình 5.4. Bộ dồn kệnh cho ví dụ 2 ........................................................- 46 - Hình 5.5. Bộ đệm 3 trạng thái ..............................................................- 47 - Hình 5.6. Kết quả mô phỏng cho ví dụ 5.3 ............................................- 47 - Hình 5.7. Bộ mã hoá cho ví dụ 5.4........................................................- 48 - Hình 5.8. Kết quả mô phỏng cho ví dụ 5.4 ............................................- 49 - Hình 5.9. ALU ......................................................................................- 49 - Hình 5.9.b. Hoạt động chinh của các phần tử ALU...............................- 49 - Hình 5.10. Kết quả mô phỏng của ví dụ 5.5 ..........................................- 50 - Hình 5.11. Kết quả mô phỏng của ví dụ 5.6 ..........................................- 52 - Hình 5.12. Kết quả mô phỏng cho ví dụ 5.7 ..........................................- 54 - Hình 5.13. Kết quả mô phỏng của ví dụ 5.8 ..........................................- 54 - Hình 6.1a.1 DFF với tín hiệu reset không đồng bộ ...............................- 55 - Hình 6.1a.2 Kết quả mô phỏng .............................................................- 55 - Hình 6.2a.1. Bộ đếm chữ số thập phân .................................................- 57 - Hình 6.2a.2. Kết quả mô phỏng ............................................................- 57 - Hình 6.3b.1. Thanh ghi dịch 4 bit .........................................................- 58 - Hình 6.3b.2. Kết quả mô phỏng ............................................................- 58 - Hình 6.4a.1. Kết quả mô phỏng ............................................................- 60 - Hình 6.4b.1. Kết quả mô phỏng ............................................................- 60 - ThiÕt kÕ vi m¹ch b»ng VHDL - 3 - Hình 6.5a.1. Kết quả mô phỏng ............................................................- 63 - Hình 6.5b.1. Bộ đếm 2 chữ số thập phân ..............................................- 63 - Hình 6.5b.2. Kết quả mô phỏng ............................................................- 64 - Hình 6.6a.1. Bộ cộng có nhớ 8 bit không dấu .......................................- 66 - Hình 6.6a.2. Kết quả mô phỏng ............................................................- 66 - Hình 6.6b.1. Bộ dich đơn giản..............................................................- 68 - Hình 6.6b.2. Kết quả mô phỏng ............................................................- 68 - Hình 6.6c.1. Kết quả mô phỏng ............................................................- 69 - Hình 6.7a.1. RAM ................................................................................- 71 - Hình 6.7a.2. Kết quả mô phỏng ............................................................- 71 - Hình 6.8a.1. Mạch tổ hợp sai và các bảng thật .....................................- 73 - Hình 6.8a.2. Kết quả mô phỏng ............................................................- 73 - Hình 7.2a.1. Kết quả mô phỏng ............................................................- 76 - Hình 7.3a.1. Kết quả mô phỏng ............................................................- 77 - Hình 7.3b.1. Bộ dồn kênh 4-1 ...............................................................- 78 - Hình 7.3b.2. Kết quả mô phỏng cách 1 và 2..........................................- 80 - Hình 7.3c.1. DFF .................................................................................- 80 - Hình 7.3c.2. Kết quả mô phỏng cách 1 và 2..........................................- 82 - Hình 7.3d.1. Bộ chia tần.......................................................................- 82 - Hình 7.3d.2. Kết quả mô phỏng ............................................................- 82 - Hình 7.4a.1. Các mạch suy ra từ mã của cách 1 và 2............................- 84 - Hình 7.4a.2. Kết quả mô phỏng cách 1 và 2..........................................- 84 - Hình 7.4b.1. Bộ đếm 0 – 7 ....................................................................- 86 - Hình 7.4b.2. Kết quả mô phỏng cách 1 và 2..........................................- 87 - Hình 7.4c.1. Thanh ghi dịch 4 cấp ........................................................- 87 - Hình 7.4c.2. Kết quả mô phỏng cách 1, 2, và 3 .....................................- 89 - Hình 7.4d.1. Thanh ghi dịch 4 bit .........................................................- 89 - Hình 7.4d.2. Kết quả mô phỏng ............................................................- 91 - Hình 8.1 Sơ đồ máy trạng thái..............................................................- 92 - Hình 8.2. Sơ đồ trạng thái của bộ đếm BCD.........................................- 96 - Hình 8.3. Kết quả mô phỏng của bộ đếm BCD......................................- 98 - Hình 8.4. Máy trạng thái của ví dụ 8.2 .................................................- 98 - Hình 8.5. Kết quả mô phỏng cho ví dụ 8.2 ............................................- 99 - Hình 8.6.1 Sơ đồ mạch kiểu 1 - Hình 8.6.2. Sơ đồ mạch kiểu 2 ..........- 100 - Hình 8.7.Kết quả mô phỏng cho ví dụ 8.3 ...........................................- 102 - Hình 8.8. Sơ đồ trạng thái của bộ phát hiện chuỗi ..............................- 103 - Hình 8.9.Kết quả mô phỏng cho bộ đoán nhận xâu.............................- 104 - Hình 8.10.a. Sơ đồ nguyên lý hoạt động của TLC ..............................- 104 - Hình 8.10.b. Đồ hình trạng thái của TLC ...........................................- 105 - Hình 8.11.a. Kết quả mô phỏng TLC ở chế độ hd bình thường............- 107 - Hình 8.11.b. Kết quả mô phỏng TLC ở chế độ kiểm tra ......................- 107 - Hình 8.12.Dạng tín hiệu cần tạo.........................................................- 107 - Hình 8.13.Kết quả mô phỏng cho ví dụ 8.6 .........................................- 109 - Hình 9.1. Bộ dịch barrel.....................................................................- 111 - Hình 9.2.Kết quả mô phỏng cho bộ dịch barrel ..................................- 113 - Hình 9.3.Mô hình của bộ so sánh .....................................................- 113 - Hình 9.4. Kết quả mô phỏng bộ so sánh có dấu ..................................- 114 - Hình 9.5.1.Kết quả bộ so sánh không dấu 1 ........................................- 114 - Hình 9.5.2. Kết quả của bộ so sánh không dấu2 .................................- 115 - Hình 9.6. Sơ đồ bộ cộng ripple carry..................................................- 116 - ThiÕt kÕ vi m¹ch b»ng VHDL - 4 - Hình 9.7. Kết quả mô phỏng cho bộ cộng ripple carry........................- 116 - Hình 9.8.1. Sơ đồ bộ cộng carry look ahead........................................- 117 - Hình 9.8.2. Kết quả mô phỏng cho bộ cộng carry look ahead..............- 118 - Hình 9.9. Thuật toán chia ...................................................................- 119 - Hình 9.10.1. Kết quả mô phỏng bộ chia..............................................- 120 - Hình 9.10.2.Kết quả mô phong bộ chia thứ 2......................................- 121 - Hình 9.11. Đồ hình trạng thái của bộ điều khiển máy bán hàng..........- 122 - Hình 9.12.Kết quả mô phỏng bộ điều khiển máy bán hàng..................- 125 - Hình 9.13. Sơ đồ bộ nhận dữ liệu nối tiếp...........................................- 125 - Hình 9.14.Kết quả mô phỏng bộ nhận dữ liệu.....................................- 127 - Hình 9.15.Bộ chuyển song song thành nối tiếp ...................................- 127 - Hình 9.16.Kết quả mô phỏng cho bộ chuyển song song thành nối tiếp - 128 - Hình 9.17. Sơ đồ của SSD ..................................................................- 129 - Hình 9.18. Đồ hình trạng thái.............................................................- 129 - Hình 9.19. Kết quả mô phỏng cho trò chơi trên SSD...........................- 131 - Hình 9.20 Hình dạng sóng cần phát ...................................................- 131 - Hình 9.2.1. Kết quả mô phỏng tạo sóng ..............................................- 132 - Hình 9.22Kết quả mô phỏng tạo sóng theo phương pháp truyền thống- 133 - Hình 9.23.Sơ đồ của ROM..................................................................- 134 - Hình 9.24. Kết quả mô phỏng thiết kế ROM........................................- 134 - Hình 9.25. RAM với đường dữ liệu tách rời........................................- 135 - Hình 9.26Kết quả mô phỏng RAM có đương dữ liệu vào ra khác nhau- 136 - Hình 9.27. RAM với đường dữ liệu chung...