Đồ án Thiết kế mạch đếm số chẵn lẻ hiển thị số

Đồ án thiết kế mạch số Thiết kế mạch đếm số chẵn lẻ hiển thị sốa. Công tắc ở vị trí A: đếm chẵn 0 2 4 6 8b. Công tắc ở vị trí B: đếm lẻ 1 3 5 7 9 Báo cáo đồ án kỹ thuật số Đề tài: Thiết kế mạch đếm số chẵn lẻ hiển thị sốa. Công tắc ở vị trí A: đếm chẵn 0 2 4 6 8b. Công tắc ở vị trí B: đếm lẻ 1 3 5 7 9 Nhóm sinh viên thực hiện: Nguyễn Mậu Quân Tô Văn Sơn Vũ Danh Ngọc Lớp: ĐH Điện Tử4-K3 Mục Lục I Sơ đồ khối II Mạch tạo xung đồng hồ III Bộ Đếm: - Tổng quan về bộ đếm - Thiết kế bộ đếm IV Bộ giải mã hiển thi 7 đoạn: - Dụng cụ 7 đoạn - Giải mã BCD sang led 7 thanh V Thiết kế mạch đếm số chẵn lẻ hiển thị số - a. Công tắc ở vị trí A: đếm chẵn 0 2 4 6 8 - b. Công tắc ở vị trí B: đếm lẻ 1 3 5 7 9 VII Kết luận I. Sơ đồ khối của hệ thống đếm như sau:
- Mạch tạo xung đồng hồ là mạch tạo xung vuông bằng mạch định thời gian Ic555 - Mạch đếm là bộ đếm dùng IC 74LS90 - Mạch giải mã từ hệ nhị phân sang led 7 thanh - Hiển thị là led 7 thanh II. Mạch tạo xung đông hồ: Yêu cầu với mạch tạo xung đồng hồ đó là tạo xung vuông với chu kì giây, để đưa vào điều khiển hệ thống đếm. Dưới đây là mạch tạo xung dùng Ic555 Sơ đồ cấu tạo của Ic555 như sau: Chủ yếu gồm hai bộ so áp C1 và C2 , mạch Flip-Flop (FF) RS, mạch phân áp, transistor trường và tầng đệm đầu ra. Hai bộ so áp có đầu vào được đánh dấu + (đầu vào cửa thuận) và dấu – (đầu vào cửa đảo). Khi V+ > V- đầu ra bộ so áp có mức logic cao và khi V+ > V- thì ngược lại Ba điện trở R1, R2, R3 được mắc nối tiếp thành mạch phân áp để đưa điện áp chuẩn tới lối vào của bộ so áp. Điện áp V- = 2/3 Vcc đưa tới lối vào cửa đảo (-) của C1 còn điện áp V+ = 1/3 Vcc của C2. __ Bộ phận FF RS do hai cổng NOR cấu trúc nên. R là đầu vào RESET, khi R = 0 thì Q = 0, Q =1. Transistor trường cấu trúc thành chuyển mạch bị tín hiệu đầu ra cổng OR điều khiển. Đầu ra cổng OR mức “0” thì transistor ngắt, ở mức “1” thì transistor T thông. Tầng đệm đầu ra là cổng NOT nhằm để cách li ảnh hưởng phụ của tải.
Sơ đồ chân của IC555 trong thực tế như sau
Bảng chức năng của CH75555

Nguyên lý hoạt động của mạch như sau: __ Khi Flip-Flop cơ bản lật sang trạng thái 1 thì Q = 0, cổng OR đưa ra mức logic thấp, qua bộ đảo NOT ta có tín hiệu ra ở mức logic cao Vout =”1”. Do lối ra cổng OR ở mức logic thấp nên transistor trường Q1 ngắt. tụ C được nạp điện từ nguồn Ec qua R1 và R2. trong quá trình tụ C nạp điện, thì điện áp TH = TRIG tăng dần lên đến giá trị ngưỡng 2/3Ec thì đầu ra của bộ so áp C1 đột biến lên mức cao. FLIP-FLOP cơ bản xoá về 0, Q = 1 đầu ra cổng OR ở mức logic cao qua bộ đảo NOT ta có tín hiệu lối ra ở mức thấp Vout = “0”. Do lối ra cổng OR ở mức logic cao nên làm cho transistor trường Q1 thông làm cho tụ C phóng điện qua R2 và transistor. Trong quá trình phóng điện đó điện áp TH = TRING giảm dần xuống giá trị ngưỡng 1/3Ec thì đầu ra của bộ so áp C2 đột biến lên mức cao. FLIP-FLOP Cơ bản lật sang trạng thái 1, Q = 0, đầu ra cổng OR ở mức logic thấp, qua bộ đảo Làm cho tín hiệu ra ở mức logic cao Vout =”1”.transistor ngắt, tụ C lại nạp điện từ nguồn… Quá trình này lặp lại theo chu kì, mạch không ngừng dao động, tạo xung vuông ở đầu ra.
Chu kì của xung vuông lối ra được tính như sau: T = TN + TP Trong đó TN là thời gian nạp của tụ: TN = ( R1 + R2).C.ln2 = 0,7(R1 + R2).C Và Tp là thời gian phóng của tụ: TP = R2.C.ln2 = 0,7.R2.C Để có xung vuông đều ở đầu ra thì TN = TP. Như vậy thì R1 = 0, điều này Không thể vì lúc này nguồn được nối tắt qua Q1 xuống đất. Ta có thể chọn R1 nh đáng kể so với R2. Lúc này chu kì của tín hiệu ra được tính: T = 1,4.R2.C Vì yêu cầu xung ra có chu kì là 3 giây nên ta có: Chọn giá trị của tụ điện có trong thực tế là 4,7uF ta tính được giá trị của R2 là: R2 = 3/ (1,4.4,7.10־6) = 455,9 KΏ Lấy giá trị la: R2 = 456 KΏ Và ta chọn giá trị của R1 = 330 KΏ Chú ý: tụ C1 được dùng ở đây với mục đích là lọc nhiễu để xung ra không bị méo III. BỘ ĐẾM 1 Tìm hiểu ve IC 74ls90 IC 74ls90 là IC thuộc họ 74xx,IC này có chức năng đếm thập phân. Con TTL này cũng khá quen thuộc nó là con đếm mã nhị phân chia 10 mã hóa ra BCD. Cứ mỗi 1 xung vào thì nó đếm tiến lên 1 và được mã hóa ra 4 chân. Khi đếm đến 10 tự nó sẽ reset và quay trở về ban đầu. Hai thông số quan trọng để thiết kế mạch đếm này là: Bảng chân lý mã hóa ra BCD và điều kiện để Reset (Trở về trạng thái ban đầu) Theo datasheet ta có sơ đồ chân như sau:

Sơ đồ cấu tạo:
Chân 11 tương ứng với Q3 Chân 8 tương ứng với Q2 Chân 9 tương ứng với chân Q1 Chân 12 Tương ứng với chân Q0 Trong đó Q3,Q2,Q1,Q0 là các trạng thái đầu ra của bộ đếm modul 10 tương ứng. Chân 2,3,6,7 là các chân reset .Khi chân R0(1) , R0( 2) ở mức cao thì IC reset về 0 . Khi chân R9(1) , R9( 2) ở mức cao thì IC reset về 9. + Bảng chân lý mã hóa ra BCD Khi sản xuất ra con này nhà sản xuất đã cung cấp cho chúng ta bảng mã hóa của con này do đó mà mình không thể tạo ra bảng mã này được. Sau đây là bảng mã của nó được lấy từ datasheet
Trong bảng chân lý trên nó có 1 chú ý và chú ý này vô cùng quan trọng là : Đầu ra của Q0 được nối với đầu vào của CP1.+ Mức Reset cho 74LS90. Nó có 4 chân Reset dùng để reset hệ thống với các chân : MR1, MR2, MS1, MS2. Đưa các mức thích hợp vào các chân này thì nó sẽ tự động Reset. Sau đây là bảngmức Reset
IV Bộ giải mã hiển thi 7 đoạn: Tìm hiểu mạch giải mã led 7 đoạn và IC74ls47 1.1 Mạch chuyển mã Trong các hệ thống điện tử dùng mạch số,dữ liệu(lệnh,số liệu) được truyền đi hay xữ lý ở dạng từ(word) nhị phân gồm các bit 0 và 1.Một từ n bit có thể biểu diển cho 2^n phần tử tin khác nhau với giá trị thập phân từ: 0=>2^n -1.Từ nhị phân n bits đó gọi là mã (Code)của các phần tử tin tức.Có rất nhiều loại mã, sau đây là một số loại mã thường gặp: Bộ giải mã hiển thị Chúng ta sẽ thuyết minh nguyên lý công tác và quá trình thiết kế của bộ giả mã hiển thị qua ví dụ bộ giải mã kích cho led 7 đoạn phân tích yêu cầu thiết kế:
Xem sơ đồ khối hình trên. Các đầu vào D, C, B, A là mã BCD 8421,trong đó 6 trạng thái 1010->1111 không được sữ dụng, đánh dấu chéo “X” để xử lý tối thiểu hóa. Tín hiệu đầu ra a, b, c, d, e, f, g là để kích sáng led tương ứng của hiện thị led 7 thanh.Căn cứ mạch kích sang,tín hiệu đầu ra bộ giải mã phải tích cực ở mức thấp(Led sáng khi tín hiệu kích ở mức thấp) Kê bảng chân lý:
Các từ mã đầu vào của BCD8421 quyết định số được hiển thị.nhưng do cấu trúc không gian các LED a,b,..g mà các giá trị tín hiệu đầu ra bộ giải mã được xác định sao cho: -mức thấp 0(L): LED sáng. -mức cao 1(H): LED tắt. -các LED sáng hình thành số được hiển thị. Tối hiểu hóa: Dùng phương pháp hình vẽ.chúng ta chọn dùng cổng NORAND trong sơ đồ. Do đó đầu tiên ta tối thiểu hóa hàm đảo bằng dạng ORAND đối với các giá trị 0 của hàm đầu ra,sau đó lấy đảo thì được dạng NORAND đối với các giá trị 1 của hàm đầu ra. Xem bảng Karnaugh Xét Led thanh a. Tối thiểu hóa dạng chuẩn tắc tuyển đối với các ô trong bảng Karnaugh có giá trị 0 dể xác định hàm đảo: a = D+B+CA+CA (dạng ORAND) lấy đảo: a = a=D+B+CA+CA (dạng NORAND)




Tối thiểu hoá trong bảng karnaugh với các ô có giá trị 0 để xá định hàm đảo ta có:
Ta thường sử dụng IC 74ls47 để giải mã.
Hình dạng và kích thước chân ngoài thực tế:
Đây là IC giải mã từ BCD sang mã LED 7 vạch với 4 chân đầu vào và 7 chân đầu ra với chức năng của từng chân như sau: + Chân 1, 2, 6, 7: Chân dữ liệu BCD vào dữ liệu này được lấy từ IC đếm. + Chân 9, 10, 11, 12, 13, 14, 15: Các chân ra tác động mức thấp (0) và được nối với LED 7. + Chân 8: Chân nối GND. + Chân 16: Chân nối Vcc = 5V. + Chân 4: Chân này không cần biết theo datasheet thì cho nó lên Vcc + Chân 5: Ngõ vào xoá dợn sóng RBI được để không hay nối lên cao khi không được dùng để xoá số 0( số 0 ở trước số có nghĩa hay số 0 thừa bên trái dấu chấm thập phân). +Chân 3: Chân này cũng thế cho nó lên Vcc = 5V Bảng chân lý các giá trị IO của 74LS47
Nhìn trên bảng chân lý trên ta thấy với 4 đầu vào sau khi giải mã nó cho ra 16 giá trị của mã LED 7 vạch và hiện thị được lên LED 7 vạch. Sự hoạt động của mạch được thể hiện ở bảng chân lý, trong đó đối với các ngõ ra H là tắt và L là sáng, nghĩa là nếu 74LS47 thúc đèn led 7 đoạn thì các đoạn a, b, c, d, e, f, g của đèn sẽ sáng hay tắt tuỳ vào ngõ ra tương ứng của 74LS47 là L hay H nên do đó ta phải dùng LED anot chung! Led 7 thanh
Led 7 thanh(LED7SEG) có 2 loại: Anot chung và Katot chung Trong thiết kế sữ dung loại Anot chung.nếu dùng loại Katot chung thì cần dùng loại IC giải mã có đầu ra tích cực mức dương (+) như IC 74ls247 Trên sơ đồ chân: gồm 10 chân chia ra 2 hàng chân như hình:
Chân số 3 nối VCC Chân số 5 (poin) và chân số 8(Anode) không được sử dụng trong thiết kế Các chân 1(e), 2(d), 4(c), 6(b), 7(a), 9(f), 10(g) được nối với các chân tương ứng của IC 74ls47 V Thiết kế mạch đếm số chẵn lẻ hiển thị số - a. Công tắc ở vị trí A: đếm chẵn 0 2 4 6 8 - b. Công tắc ở vị trí B: đếm lẻ 1 3 5 7 9 Nguyên li ta có các số từ 0->9 : 0000 (0) 0001 0010 (2) 0011 0100 (4) 0101 0110 (6) 0111 1000 (8) 1001 Từ đó ta thấy: đầu vào A ở mức thấp thì mạch luôn hiển thị số chẵn. Khi đầu vào A ở mức cao thì hiển thị số lẻ. Vì vậy để có đc mạch đếm chẵn –lẻ ta dùng công tắc nhấn 6 chân.chân 1 nối với nguồn vào.chân 2 là đầu ra nối vào đầu vào A của 7447.chân 3 nối với mass. Ban đầu công tắc thông nối1-2.đầu vào A ở mức cao => mạch đếm lẻ. Khi nhấn nút công tắc nối 2-3 => đầu vào A ở mức thấp => mạch đếm lẻ. Sơ đồ thiết kế